지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2021.6
- 수록면
- 2,307 - 2,310 (4page)
이용수
초록· 키워드
오류제보하기
Printed electronics fabricated using R2R printing technology have been used in low cost IoT, smart packaging and biochips. However, printed electronics has poor voltage transfer characteristics (VTC), low V(High), high V(Low) because it has positive threshold voltage in P type device and negative threshold voltage in N type device. In addition, it has difficulty to design low power circuit due to relatively large threshold voltage, width and length compared to Si-based devices. In this paper, adder/subtractor circuit is simulated and the results are analyzed to find problems. Also in this paper, we propose a stable structure of adder/subtractor using inverter chain for SWCNT-based digital printed electronics.
목차
Abstract
I. 서론
II. 인쇄 소자 Spice 모델
Ⅲ. 인쇄소자 연산기 구조 개선
Ⅳ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
SWCNT 기반 인쇄 소자의 안정적 Full Adder 구조 설계 및 분석
대한전자공학회 학술대회
2020 .11
-
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
-
Half Subtractor in QCA for Arithmetic Circuits
Proceedings of The International Workshop on Future Technology
2017 .07
-
Design and Analysis of a Low-cost Approximate Adder with OR and Zero Truncation
IEIE Transactions on Smart Processing & Computing
2021 .08
-
Design of an Approximate Adder based on Modified Full Adder and Nonzero Truncation for Machine Learning
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2023 .04
-
A Fast (7, 3)-adder Circuit for High-speed Multiplier Design
IEIE Transactions on Smart Processing & Computing
2022 .08
-
An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing
IEIE Transactions on Smart Processing & Computing
2019 .08
-
정확도를 높인 Approximate Adder 설계
대한전자공학회 학술대회
2020 .08
-
Probabilistic based CMOS Adder for High Speed Communication Systems
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .04
-
대형 Adder Tree 구조에 최적화된 덧셈기를 위한 효율적인 XOR 논리 회로 연구
대한전자공학회 학술대회
2021 .11
-
저전력 Approximate Floating Point Adder 설계
대한전자공학회 학술대회
2020 .08
-
AND 기반의 캐리 예측 신호를 활용한 근사 가산기 설계
대한전자공학회 학술대회
2021 .06
-
캐스캐이드 ADDER 회로 설계 및 시뮬레이션에 관한 연구
한국통신학회 학술대회논문집
2018 .01
-
Ternary to Unary 변환기를 사용하지 않는 새로운 삼진 감산기와 비교기 설계
대한전자공학회 학술대회
2021 .11
-
Full Adder 회로에서 7nm FinFET 기술의 성능 분석
대한전자공학회 학술대회
2024 .06
-
완전동형암호로 암호화된 데이터에 적합한 산술 가산기의 구현 및 성능향상에 관한 연구
정보보호학회논문지
2017 .06
-
Bfloat16 수 체계 기반의 adder와 multiplier의 성능 분석
대한전자공학회 학술대회
2019 .11
-
특화 회귀 모델을 활용한 디지털 회로 설계의 기계 학습 기반 최적화
대한전자공학회 학술대회
2024 .06
-
Implementation of Enzyme-Based Half-Adder with Complete Functionality
한국생물공학회 학술대회
2019 .04
-
Low Power Latch-adder Based Multiplier Design
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0