지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.21 No.1
- 발행연도
- 2021.2
- 수록면
- 9 - 20 (12page)
- DOI
- 10.5573/JSTS.2021.21.1.009
이용수
초록· 키워드
오류제보하기
A time-based low-power transceiver is proposed for short-reach PCB interconnect which connects two chips closely placed on a printed circuit board (PCB). This was achieved by reducing the I/O signaling power of transmitter (TX) with the increase of on-die termination (ODT) resistance. The short-reach PCB interconnect is approximated as a single-time-constant RC channel due to the large ODT resistance. The increase of inter-symbol interference (ISI) by the increased R-C time constant of channel was compensated by using a 1-tap infinite-impulse-response (IIR) decision-feedback equalizer (DFE) at receiver (RX). The RX circuit is composed of a cascaded connection of a voltage-to-time converter, an IIR DFE, a FIR DFE and a time comparator. The transceiver chip was implemented in 65 nm CMOS technology; in tests with a 1.6-mm micro-strip line channel the transceiver achieved maximum data-rate of 12 Gb/s at 0.8 V supply and minimum energy efficiency of 0.37 pJ/b at 8 Gb/s and 0.75 V supply.
목차
Abstract
I. INTRODUCTION
II. 1-TAP IIR DFE FOR SHORT-REACH PCB INTERCONNECT
III. OPERATING PRINCIPLE OF TIME-BASED IIR DFE
IV. CIRCUIT IMPLEMENTATION
V. MEASUREMENT RESULTS
VI. CONCLUSIONS
REFERENCES
참고문헌 (12)
참고문헌 신청
J. H. Cho, J. Kim, W. Y. Lee, D. U. Lee, T. K. Kim, H. B. Park, C. Jeong, M.-J. Park, S. G. Baek, S. Choi, B. K. Yoon, Y. J. Choi, K. Y. Lee, D. Shim, J. Oh, J. Kim, and S.-H. Lee, “A 1.2V 64Gb 341GB/s HBM2 Stacked DRAM with Spiral Point-to-Point TSV Structure and Improved Bank Group Data Control,” in ISSCC Dig. Tech. Papers, pp. 208-209, Feb. 2018.
M. Tsai, R. Chiu, E. He, J. Y. Chen, R. Chen, J. Tsai and Y.-P. Wang, “Innovative Packaging Solutions of 3D System in Package with Antenna Integration for IoT and 5G Application”, in Proc. 20th Electronics Packaging Technology Conf. (EPTC), 2018.
E. Bogatin, “Signal Integrity Simplified,” Prentice Hall Modern Semiconductor Design Series.
I.-M. Yi, M.-K. Chae, S.-H. Hyun, S.-J. Bae, J.-H. Choi, S.-J. Jang, B. Kim, J.-Y. Sim and H.-J. Park, “A time-based receiver with 2-tap decision feedback equalizer for single-ended mobile DRAM interface,” IEEE J. Solid-State Circuits, vol. 53, no. 1, pp. 144-154, Jun. 2018.
I.-M. Yi, M.-K. Chae, S.-H. Hyun, S.-J. Bae, J.-H. Choi, S.-J. Jang, B. Kim, J.-Y. Sim and H.-J. Park, “A time-based receiver with 2-tap DFE for a 12Gb/s/pin single-ended transceiver of mobile DRAM interface in 0.8V 65 nm CMOS,” in IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, Feb. 2017, pp. 400-401.
M. Tsai, R. Chiu, E. He, J. Y. Chen, R. Chen, J. Tsai and Y.-P. Wang, “Innovative Packaging Solutions of 3D System in Package with Antenna Integration for IoT and 5G Application”, in Proc. 20th Electronics Packaging Technology Conf. (EPTC), 2018.
E. Bogatin, “Signal Integrity Simplified,” Prentice Hall Modern Semiconductor Design Series.
I.-M. Yi, M.-K. Chae, S.-H. Hyun, S.-J. Bae, J.-H. Choi, S.-J. Jang, B. Kim, J.-Y. Sim and H.-J. Park, “A time-based receiver with 2-tap decision feedback equalizer for single-ended mobile DRAM interface,” IEEE J. Solid-State Circuits, vol. 53, no. 1, pp. 144-154, Jun. 2018.
I.-M. Yi, M.-K. Chae, S.-H. Hyun, S.-J. Bae, J.-H. Choi, S.-J. Jang, B. Kim, J.-Y. Sim and H.-J. Park, “A time-based receiver with 2-tap DFE for a 12Gb/s/pin single-ended transceiver of mobile DRAM interface in 0.8V 65 nm CMOS,” in IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, Feb. 2017, pp. 400-401.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
20dB 손실을 보상하는 28Gb/s Quarter-rate 1-Tap Decision Feedback Equalizer (DFE)
대한전자공학회 학술대회
2019 .11
-
적응형 DFE 제어 블록이 구현된 10Gb/s PAM4 수신기 설계
대한전자공학회 학술대회
2020 .08
-
고속 저전력 결정-피드백 이퀄라이저 기술 동향
전기전자학회논문지
2016 .09
-
Adaptive Non-speculative DFE with Extended Time Constraint for PAM-4 Receiver
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .04
-
메모리 인터페이스용 4탭 결정 피드백 이퀄라이져 구현 및 분석
대한전자공학회 학술대회
2022 .06
-
저전력 메모리 인터페이스 구현을 위한 옵셋 및 feedback coefficient 조절 가능한 DFE 설계
대한전자공학회 학술대회
2019 .11
-
Quarter-Rate Majority-Voting 1-tap Speculative DFE를 이용한 12.5Gb/s Receiver의 구현
대한전자공학회 학술대회
2022 .06
-
저사양 TV 사운드 설계환경을 위한 IIR 필터 기반 주파수 등화기
대한전자공학회 학술대회
2017 .06
-
Adaptive DFE Equalizer 의 모델링
대한전자공학회 학술대회
2017 .06
-
10-Gb/s DFE를 위한 Tunable Continuous-Time Linear Equalizer의 설계
대한전자공학회 학술대회
2016 .06
-
ISO 기준에 따른 진동성능평가 및 IIR 디지털 필터 설계 기법 소개
한국강구조학회지
2024 .10
-
A 28-nm CMOS 11.2-Gbps Receiver based on Adaptive CTLE and Adaptive 3-Tap DFE With Hysteresis Low-pass Filter
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .06
-
DFE 기반 복층 BiLSTM Equalizer 성능 검증
한국통신학회 학술대회논문집
2022 .06
-
구조동역학에서 iIRS방법을 활용한 효율적인 머신러닝 접근 방안
한국생산제조학회 학술발표대회 논문집
2021 .12
-
HBM3 메모리 인터페이스를 위한 저면적 DFE 설계 기술
대한전자공학회 학술대회
2023 .06
-
Jointly adaptation for Equalizer (DFE and CTLE) at 10Gbps Rx using 65nm COMS
대한전자공학회 학술대회
2024 .06
-
Xmodel을 활용한 Adaptive Decision Feedback Equalizer(DFE) 모델링
대한전자공학회 학술대회
2020 .08
-
2-tap TxFIR 및 2-tap DFE를 활용한 8-Gb/s 채널 Equalization
대한전자공학회 학술대회
2017 .06
-
고속 시리얼 데이터 통신용 채널 등화기 분석
대한전자공학회 학술대회
2023 .06
-
Single-Ended PAM-4 Receiver Side Equalizers For DRAM Interface 구현 및 분석
대한전자공학회 학술대회
2021 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
CPU Interconnects의 진화
정병권
대한전자공학회 학술대회
2021
.11
Stability Analysis of Large-scale Interconnected Systems and Its Application to Wind Farm
Lakshmanan Shanmugam
,
탁명환
,
주영훈
정보 및 제어 논문집
2019
.04
RDMA 기반 HDFS를 위한 PCIe NTB Interconnect Network의 JNI 인터페이스 설계 및 구현
지민재
,
고병현
,
신동렬
외 2명
한국정보기술학회논문지
2021
.02
Fully Differential ROIC for SNR Enhancement by using a MEMS Microphone Pair with a Differential AC Bias and a High-voltage DC Bias
Yoon-Jee Kim
,
Jaehyun Pa
,
k
외 4명
IEIE Transactions on Smart Processing & Computing
2020
.10
최근 본 자료
댓글(0)
0