지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2006.1
- 수록면
- 994 - 999 (6page)
이용수
초록· 키워드
오류제보하기
For low-cost embedded EEPROM, in this paper, single polysilicon EEPROM and n-channel high-voltage LDMOST device are developed in a 0.25 ㎛ standard CMOS logic process. Using these devices developed, the EEPROM chip is fabricated. The fabricated EEPROM chip is composed of 1 Kbit single polysilicon EEPROM array and high voltage driver circuits. The program and erase characteristics of the fabricated EEPROM chip are evaluated using 'STA-EL421C'. The fabricated n-channel high-voltage LDMOST device operation voltage is over 10 V and threshold voltage window between program and erase states of the memory cell is about 2.0 V.
목차
등록된 정보가 없습니다.
참고문헌 (7)
참고문헌 신청
/ 1994. / A single poly EEPROM cell structure for use in standard CMOS processes 29 (3) : 311 ~
/ 1996. / Single-poly EEPROM의 프로그램 특성 33 (2) : 131 ~
/ 2001. / High-voltage drain extended MOS transistors for 0.18-㎛ logic CMOS process 48 (8) : 1751 ~
/ 2005. / 20 V asymmetric comple- mentary power device implementation within a 0.25 um CMOS technology for power management application : 367 ~
/ 2005. / Challenges in embedded memory design and test 2 : 727 ~
/ 1996. / Single-poly EEPROM의 프로그램 특성 33 (2) : 131 ~
/ 2001. / High-voltage drain extended MOS transistors for 0.18-㎛ logic CMOS process 48 (8) : 1751 ~
/ 2005. / 20 V asymmetric comple- mentary power device implementation within a 0.25 um CMOS technology for power management application : 367 ~
/ 2005. / Challenges in embedded memory design and test 2 : 727 ~
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
표준 CMOS 공정을 사용한 저 전력 싱글 폴리 EEPROM
대한전자공학회 학술대회
2007 .11
-
표준 CMOS 공정으로 제작된 Single-Poly EEPROM 소자의 특성
대한전자공학회 학술대회
1995 .06
-
A Low Power Single Poly EEPROM Using A Standard CMOS Process
대한전자공학회 ISOCC
2007 .10
-
A 64K CMOS EEPROM with Page Mode
TENCON 87 - Computers and Communications Technology Toward 2000
1997 .01
-
표준 CMOS 공정으로 제작된 Single-poly EPROM소자의 특성 ( Characteristics of Single-Poly EEPROM Fabricated by Standard CMOS Process )
대한전자공학회 학술대회
1995 .07
-
Effects of Offset Gate on Programming Characteristics of Triple Polysilicon Flash EEPROM Cell
Journal of Electrical Engineering and information Science
1997 .06
-
Electrical Reliability Due to Offset Gate in Triple Polysilicon Flash EEPROM Cell
Journal of Electrical Engineering and information Science
1999 .06
-
EEPROM 셀에서 폴리실리콘 플로팅 게이트의 도핑 농도가 프로그래밍 문턱전압에 미치는 영향
전기전자재료학회논문지
2007 .01
-
Single-poly EEPROM의 프로그램 및 소거특성에 관한 연구 ( A Study on the Programming and Erasing Characteristics of Single-poly EEPROM )
대한전자공학회 학술대회
1998 .07
-
Single-poly EEPROM의 프로그램 및 소거특성에 관한 연구
대한전자공학회 학술대회
1998 .06
-
Impact of LDD Structure on Single-Poly EEPROM Characteristics
Journal of Electrical Engineering and Information Science
1998 .06
-
Intrinsic Polysilicon을 이용한 CMOS 소자 Gate의 특성에 관한 연구 ( A Study on the CMOS Device Characteristics having Intrinsic Polysilicon Gate )
전자공학회논문지-A
1991 .04
-
Electrical Reliability Due to Offset Gate in Triple Polysilicon Flash EEPROM Cell
Journal of Electrical Engineering and Information Science
1999 .06
-
Single-Poly EEPROM의 프로그램 특성 ( Programming Characteristics of Single-Poly EEPROM )
전자공학회논문지-A
1996 .02
-
대용량 EEPROM 메모리 셀 검증용 모듈 회로 설계
한국정보전자통신기술학회 논문지
2017 .04
-
게이트와 드리프트 영역 오버랩 길이에 따른LDMOST 전력 소자의 전기적 특성
전기전자재료학회논문지
2005 .01
-
Single-poly EEPROM의 프로그램 및 소거시간 개선 방법에 관한 연구 ( A Study on the Method to Improve Programming and Erasing Time of Single-Poly EEPROM )
한국통신학회논문지
1998 .11
-
외부 전계 링을 갖는 LDMOST의 항복전압 특성
한국정보통신학회논문지
2004 .12
-
단일층 다결정 실리콘 Flash EEPROM 소자의 제작과 특성 분석
전기전자재료학회논문지
2006 .01
-
Flash EEPROM Cell의 특성 분석에 관한 연구 ( A Study on Characteristic Analysis of Flash EEPROM Cell )
대한전자공학회 학술대회
1998 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0