지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2018.12
- 수록면
- 1,012 - 1,018 (7page)
이용수
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 IoT 센서 처리를 위한 1.8V 공급전압의 CMOS SAR(Successive Approximation Register) A/D 변환기를 설계하였다. 본 논문에서 2개의 A/D 변환기를 병렬로 사용하여 샘플링 속도를 향상시킨 12비트 SAR A/D 변환기를 제안한다. 2개의 A/D 변환기 중 1개의 A/D 변환기는 12자리 비트를 모두 결정하고, 또 다른 A/D 변환기는 다른 A/D 변환기의 상위 6비트를 그대로 사용하여 전력소모와 스위칭 에너지를 최소화하였다. 두 번째 A/D 변환기는 상위 6비트를 결정하지 않기 때문에 컨트롤 회로와 SAR 로직이 필요하지 않아 면적을 최소화하였다. 또한 스위칭 에너지는 커패시터 용량과 C-DAC 내전압 변화가 클수록 값이 커지는데 두 번째 A/D 변환기는 상위 6비트를 결정하지 않아 스위칭 에너지를 줄일 수 있다. 또한 커패시터 내 스플릿 커패시터 용량을 유닛 커패시터 용량과 동일하게 회로를 구성하여 C-DAC 내 공정오차를 줄일 수 있다. 제안하는 SAR A/D 변환기는 180㎚ CMOS 공정을 이용하여 설계하였고, 1.8V의 공급전압, 10MS/s의 변환속도, 10.2비트의 ENOB(Effective Number of Bit)이 측정되었다. 핵심 블록의 면적은 600X900㎛², 총 전력소모는 79.58μW, FoM(Figure of Merit)는 6.716fJ/step로 확인할 수 있다.
목차
Abstract
요약
Ⅰ. 서론
Ⅱ. 제안하는 회로 설계
Ⅲ. 실험
Ⅳ. 결론
References
참고문헌 (7)
참고문헌 신청
[학술대회논문] - Takamoto Watanabe / 2017 / Sensor/RF digitization for IoT applications using all digital very scalable ADC TAD / Mixed Design of Integrated Circuits and Systems, 2017MIXDES-24th International Conference : 22 ~ 24
[학술지(정기간행물)] - Qing Liu / 2017 / A 400-MS/s 10-b 2-b/Step SAR ADC With 52-dB SNDR and 5.61-mW Power Dissipation in 65-nm CMOS / IEEE Transactions on Very Large Scale Integration (VLSI) Systems 25 (12) : 3444 ~ 3454
[학술지(정기간행물)] - Chi-Hang Chan / 2018 / A Two-Way Interleaved 7-b 2.4-GS/s 1-Then-2 b/Cycle SAR ADC With Background Offset Calibration / IEEE Journal of Solid-State Circuits 53 (3) : 850 ~ 860
[학술지(정기간행물)] - Wan Kim / 2016 / A 0.6 V 12 b 10 MS/s Low-Noise Asynchronous SAR-Assisted Time-Interleaved SAR (SATI-SAR) ADC / IEEE Journal of Solid-State Circuits 51 (8) : 1826 ~ 1839
[학술지(정기간행물)] - Chun-Cheng Liu / 2010 / A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure / IEEE Journal of Solid-State Circuits 45 (4) : 731 ~ 740
[학술지(정기간행물)] - Qing Liu / 2017 / A 400-MS/s 10-b 2-b/Step SAR ADC With 52-dB SNDR and 5.61-mW Power Dissipation in 65-nm CMOS / IEEE Transactions on Very Large Scale Integration (VLSI) Systems 25 (12) : 3444 ~ 3454
[학술지(정기간행물)] - Chi-Hang Chan / 2018 / A Two-Way Interleaved 7-b 2.4-GS/s 1-Then-2 b/Cycle SAR ADC With Background Offset Calibration / IEEE Journal of Solid-State Circuits 53 (3) : 850 ~ 860
[학술지(정기간행물)] - Wan Kim / 2016 / A 0.6 V 12 b 10 MS/s Low-Noise Asynchronous SAR-Assisted Time-Interleaved SAR (SATI-SAR) ADC / IEEE Journal of Solid-State Circuits 51 (8) : 1826 ~ 1839
[학술지(정기간행물)] - Chun-Cheng Liu / 2010 / A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure / IEEE Journal of Solid-State Circuits 45 (4) : 731 ~ 740
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
저 전력 10비트 플래시-SAR A/D 변환기 설계
한국통신학회논문지
2015 .04
-
C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 12-bit, 10-Msps SAR A/D 변환기 설계
전기전자학회논문지
2020 .12
-
기준전압 가변 비교기와 스텝당 2비트 기법을 이용한 10비트 축차비교 레지스터 A/D 변환기 설계
한국통신학회논문지
2017 .09
-
Design of a 12-bit 10-Msps SAR A/D converter with different sampling time applied to the bit-switches within C-DAC
대한전자공학회 학술대회
2020 .08
-
에너지 소모량과 면적을 개선한 하이브리드 SAR ADC
한국전자파학회논문지
2021 .09
-
직렬 커패시터 D/A 변환기를 갖는 저전력 축차 비교형 A/D 변환기
전기학회논문지
2019 .01
-
저전력 12비트 아날로그 디지털 변환기 설계
대한전자공학회 학술대회
2022 .06
-
프리앰프를 이용한 350-nm CMOS 8비트 2MS/s SAR A/D 변환기
정보 및 제어 논문집
2017 .10
-
멀티비트 플라잉 커패시터의 전압제어를 이용한 CMOS 벅 변환기
대한전자공학회 학술대회
2019 .11
-
A Low Power 12bit CMOS SAR A/D Converter with 6 MSB bit Sharing Technique
대한전자공학회 학술대회
2018 .06
-
Reference Driver를 사용한 10비트 10MS/s 축차근사형 아날로그-디지털 변환기
한국정보통신학회논문지
2016 .12
-
소모 전력이 적은 12비트 1MSps 축차 비교형 아날로그-디지털 변환기 설계
제어로봇시스템학회 논문지
2021 .01
-
20GS/s 6-bit Time-Interleaved SAR 아날로그-디지털 변환기
대한전자공학회 학술대회
2019 .06
-
인버터 기반 증폭기를 적용한 초 저전력 16-bit SAR 커패시턴스 디지털 변환기
대한전자공학회 학술대회
2018 .06
-
단일 입력 SAR ADC를 이용한 AMOLED 픽셀 문턱 전압 감지 회로
전기전자학회논문지
2020 .09
-
저누설 샘플링 스위치를 이용한 RC hybrid DAC 구조의 100 kS/s 12-bit SAR ADC
대한전자공학회 학술대회
2024 .11
-
Design of a 10-bit SAR A/D converter with 2-bit/step and threshold configuring comparator
IDEC Journal of Integrated Circuits and Systems
2019 .01
-
센서 노드 응용을 위한 저전력 8비트 1MS/s CMOS 비동기 축차근사형 ADC 설계
한국정보전자통신기술학회 논문지
2023 .12
-
Design of a low power 12-bit 5-Msps SAR A/D converter with sampling clock’s duty ratio regulation circuit
대한전자공학회 학술대회
2020 .11
-
저전력 37uW 10-bit 모노토닉 축차비교형 아날로그 디지털 변환기
대한전자공학회 학술대회
2023 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2019-056-000342124