메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
유인주 (충남대학교) 유무경 (충남대학교) 위지향 (충남대학교) 남기배 (충남대학교) 손민혁 (충남대학교) 최만혁 (충남대학교) 빈하준 (충남대학교) 진다현 (충남대학교) 이의영 (충남대학교) 고형호 (충남대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2024년도 대한전자공학회 추계학술대회 논문집
발행연도
2024.11
수록면
1,361 - 1,364 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper presents the design and performance enhancement of a successive approximation register (SAR) analog-to-digital converter (ADC) utilizing a low leakage current switch and an RC hybrid architecture. To enhance performance, innovative design strategies and power management techniques were implemented, significantly lowering power consumption while maintaining conversion speed and accuracy. A low leakage current bootstrap switch was employed to minimize power usage, increasing the voltage swing across the sampling capacitors, which reduces voltage drop across the switches and enhances conversion performance. Additionally, an RC hybrid digital-to-analog converter (DAC) was used to shrink the circuit area and improve linearity. By using a resistor DAC (RDAC) for the 4-bit least significant bit (LSB) ladder instead of a capacitor DAC (CDAC), the total capacitance was reduced, leading to a smaller circuit area. The SAR ADC was fabricated using a 180 nm CMOS process, achieving a simulated effective number of bits (ENOB) of 11.65 bits, a signal-to-noise and distortion ratio (SINAD) of 71.9 dB, and a total current consumption of 57 μA at a 3.3 V power supply.

목차

Abstract
I. 서론
II. 제안하는 SAR ADC 회로
Ⅲ. 시뮬레이션 결과
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

최근 본 자료

전체보기

댓글(0)

0