지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 윤광섭
- 발행연도
- 2019
- 저작권
- 인하대학교 논문은 저작권에 의해 보호받습니다.
이용수1
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 온·습도 센서, 터치 센서, 음성 센서 등 다양한 센서가 포함된 IoT (Internet of Things) 시스템에 적용 가능한 ADC(Analog to Digital Converter)를 설계하였다. IoT 시스템에 적합한 ADC는 고 해상도와 저 전력으로 동작하며 입력 신호의 주파수를 수십 Hz에서 수십 KHz 까지 변환이 필요하다.
이러한 이유로 본 논문에서는 2개의 ADC를 병렬로 배치하여 샘플링 속도를 향상시키면서 전력 소모를 줄이기 위해 2개의 ADC 중 하나의 ADC는 다른 ADC의 상위 6비트를 공유하는 구조를 제안한다. 또한 고 해상도의 ADC를 위해 커패시터 내 선형성을 향상 시킬 수 있는 구조를 제안한다. 전체 회로 구조는 ADC1이 12자리 비트를 결정하고 ADC1이 7번째 비트를 결정할 때, ADC2가 ADC1의 상위 6비트를 공유하고 입력신호를 샘플링 하고 하위 6비트만 결정한다. 따라서 하나의 ADC를 사용하는 것에 비해 빠른 동작속도를 갖는다.
ADC1은 12자리 비트를 모두 결정하므로 일반적인 ADC와 전력소모와 칩 면적은 차이가 발생하지 않는다. 하지만 ADC2는 ADC1의 상위 6비트를 공유하기 때문에 하위 6비트를 결정하기 위한 컨트롤 회로, 스위치 어레이, 하위 6비트를 저장할 회로만 부가적으로 필요하다. ADC를 2개를 병렬로 사용하였지만 ADC를 한 개 사용한 것에 비해 칩 면적은 16% 증가하게 된다. 또한 스위칭 에너지의 대부분을 차지하는 상위 6비트를 결정하지 않아 전체 스위칭 에너지를 90% 이상 감소시킬 수 있고 기존의 분수 형태인 스플릿 커패시터가 유닛 커패시터 용량과 동일하여 선형성을 향상시켰다.
설계한 12비트 10MS/s A/D 변환기는 TSMC 0.18um CMOS 1Poly 6Metal 공정으로 설계하였으며 제작된 칩을 측정한 결과 공급전압이 1.8V일 때, 입력신호는 1.8V까지 입력받을 수 있고 주파수가 1KHz일 때 유효비트수가 10.2비트로 확인되었다. 전력소모는 79μW이며 성능평가 지수인FoM은 6.716fJ/step으로 제안하는 ADC가 IoT에 적합하다고 기대한다.
이러한 이유로 본 논문에서는 2개의 ADC를 병렬로 배치하여 샘플링 속도를 향상시키면서 전력 소모를 줄이기 위해 2개의 ADC 중 하나의 ADC는 다른 ADC의 상위 6비트를 공유하는 구조를 제안한다. 또한 고 해상도의 ADC를 위해 커패시터 내 선형성을 향상 시킬 수 있는 구조를 제안한다. 전체 회로 구조는 ADC1이 12자리 비트를 결정하고 ADC1이 7번째 비트를 결정할 때, ADC2가 ADC1의 상위 6비트를 공유하고 입력신호를 샘플링 하고 하위 6비트만 결정한다. 따라서 하나의 ADC를 사용하는 것에 비해 빠른 동작속도를 갖는다.
ADC1은 12자리 비트를 모두 결정하므로 일반적인 ADC와 전력소모와 칩 면적은 차이가 발생하지 않는다. 하지만 ADC2는 ADC1의 상위 6비트를 공유하기 때문에 하위 6비트를 결정하기 위한 컨트롤 회로, 스위치 어레이, 하위 6비트를 저장할 회로만 부가적으로 필요하다. ADC를 2개를 병렬로 사용하였지만 ADC를 한 개 사용한 것에 비해 칩 면적은 16% 증가하게 된다. 또한 스위칭 에너지의 대부분을 차지하는 상위 6비트를 결정하지 않아 전체 스위칭 에너지를 90% 이상 감소시킬 수 있고 기존의 분수 형태인 스플릿 커패시터가 유닛 커패시터 용량과 동일하여 선형성을 향상시켰다.
설계한 12비트 10MS/s A/D 변환기는 TSMC 0.18um CMOS 1Poly 6Metal 공정으로 설계하였으며 제작된 칩을 측정한 결과 공급전압이 1.8V일 때, 입력신호는 1.8V까지 입력받을 수 있고 주파수가 1KHz일 때 유효비트수가 10.2비트로 확인되었다. 전력소모는 79μW이며 성능평가 지수인FoM은 6.716fJ/step으로 제안하는 ADC가 IoT에 적합하다고 기대한다.
목차
목 차요 약 ⅰAbstract ⅱ목 차 iv그 림 목 차 vi표 목 차 ix제 1 장 서 론 1제 2 장 아날로그/디지털 변환기 개요 42.1 A/D 변환기의 기본 원리 42.1.1 A/D 변환기 개념 42.1.2 A/D 변환기 샘플링 주파수 52.1.3 A/D 변환기 해상도 62.1.4 양자화 오차 72.2 SAR A/D 변환기 112.2.1 SAR A/D 변환기의 구조 112.2.2 SAR A/D 변환기의 동작원리 142.2.3 커패시터 전하 충·방전 방식의 SAR A/D 변환기 162.3 비교기 212.3.1 이상적인 비교기 212.3.2 비교기의 오프셋 제거 회로 222.3.2 전단 증폭기 24제 3 장 상위 6비트를 공유하는 12비트 SAR A/D 변환기 253.1 SAR A/D 변환기 연구 현황 263.2 제안하는 상위 6비트를 공유하는 SAR A/D 변환기 323.2.1 제안하는 상위 6비트를 공유하는 SAR A/D 변환기 333.2.2 제안하는 상위 6비트를 공유하는 SAR A/D변환기 C-DAC 393.2.3 제안하는 상위 6비트를 공유하는 SAR A/D 변환기 동작원리 413.3 제안하는 SAR A/D 변환기의 구성 회로 433.3.1 다이나믹 레치 비교기 433.3.2 리셋 생성 회로 463.3.2 시프트 레지스터 회로 및 SAR 로직 회로 483.3.3 전단 증폭기 503.3.4 입력전압을 1/2로 줄이는 회로 523.3.5 출력 레지스터 53제 4 장 실험 및 고찰 554.1 상위 6비트를 공유하는 구조의 A/D 변환기 선정 554.2 제안하는 SAR A/D 변환기의 모의실험 결과 564.2.1 선 시뮬레이션 결과 564.2.2 후 시뮬레이션 결과 584.3 제안하는 SAR A/D 변환기의 측정 결과 60제 5 장 결 론 75참고문헌 77
최근 본 자료
댓글(0)
0