고장 모델 기반 메모리 BIST 회로 생성 시스템 설계

이정민 ,  심은성 ,  장훈

전자공학회논문지-SD

2005 .02

특수 명령어를 지원하는 자동 경계 주사 생성기 구현에 관한 연구

박재흥 ,  장훈

전자공학회논문지-SD

2004 .11

VHDL을 이용한 테스트 알고리즘의 BIST 회로 설계

배성환 ,  신상근 ,  김대익 외 2명

한국음향학회지

1999 .01

회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계

신택균 ,  손윤식 ,  정정화

대한전자공학회 학술대회

2001 .06

내장 메모리 테스트를 위한 BIST 회로 자동생성기 ( Automatic BIST Circuit Generator for Embedded Memories )

양선웅 ,  장훈

전자공학회논문지-SD

2001 .10

연상 메모리를 위한 BIST 회로 설계에 관한 연구 ( A Study on design BIST Circuit for Content Addressable Memory )

정장원 ,  이주석 ,  고학림 외 2명

한국통신학회 학술대회논문집

1996 .01

혼성 신호 회로에 대한 효과적인 BIST

방금환 ,  강성호

전자공학회논문지-SD

2002 .08

스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST

문정욱 ,  손윤식 ,  정정화

대한전자공학회 학술대회

2003 .07

플래시 메모리를 위한 유한 상태 머신 기반의 프로그래머블 자체 테스트

김지환 ,  장훈

전자공학회논문지-SD

2007 .06

1.8GHz 고주파 전단부의 결함 검사를 위한 새로운 BIST 회로

류지열 ,  노석호

전자공학회논문지-TC

2005 .06

혼합 모드 BIST 테스트 패턴 생성기

金弘植 ,  李抗圭 ,  姜成昊

전기학회논문지

1998 .07

입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )

장윤석 ,  김동욱

전자공학회논문지-SD

2000 .08

메모리의 고장과 결함 검출 가능한 BIST 회로의 설계

배성환 ,  김관웅 ,  이옥재 외 2명

대한전자공학회 학술대회

1996 .11

An Efficient BIST (Built-in Self-test) for A/D converters

Kicheol Kim ,  Youbean Kim ,  Incheol Kim 외 2명

대한전자공학회 ISOCC

2007 .10

메모리의 고장과 결함 검출 가능한 BIST 회로의 설계 ( A Design of Fault and Defectable BIST Circuit for Memories )

배성환 ,  김관웅 ,  이옥재 외 2명

대한전자공학회 학술대회

1996 .11

Embedded RAM 테스트를 위한 BIST 회로 설계

김지현 ,  성경호 ,  장종권

대한전자공학회 학술대회

1996 .11

BIST structure based on new Random Access Scan architecture for Low Power Scan Test

Yong-Hyun Kim ,  Insoo Kim ,  Hyoung Bok Min

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2009 .07

Boundary-Scan 환경에서의 LFSR를 이용한 BIST 실현 ( BIST Implementation using LFSR in Boundary-Scan Environments )

조계철 ,  김상국 ,  박은화 외 2명

대한전자공학회 학술대회

1994 .01

효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )

김홍식 ,  윤도현 ,  강성호

전자공학회논문지-C

1999 .12

An Efficient BIST Architecture for Boards with Multiple Scan Chains

Yong Tae Yim ,  Hyun Jin Kim ,  Sung Ho Kang

ICVC : International Conference on VLSI and CAD

1997 .01