Systolic Architecture in Signal Processing

이문기

대한전자공학회 단기강좌

1988 .01

A PSEUDO PARALLEL ARCHITECTURE FOR SYSTOLIC ALGORITHMS

R. W. Ha ,  tenstein ,  A. G. Hi 외 2명

ICVC : International Conference on VLSI and CAD

1989 .01

COMPUTER AIDED SYSTOLIC ARCHITECTURE DESIGN

I. Chang Jou ,  Tien So Shin

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01

Systolic Array 구조를 갖는 Processing Element 설계 ( The Design of Processing Element with Systolic Array Structures )

정대호 ,  장용수 ,  최석준 외 2명

대한전자공학회 학술대회

1996 .07

R-S 복호기의 Systolic 설계에 관한 연구 ( A Study on the Systolic Architecture of R-S Decoder )

박영만 ,  김창규 ,  이만영

대한전자공학회 학술대회

1988 .07

R-S 복호기의 Systolic 설계에 관한 연구

박영만 ,  김창규 ,  이만영

대한전기학회 학술대회 논문집

1988 .07

고속 신호 처리용 Systolic Array 설계 ( A High Speed Signal Processing Systolic Array Design )

신경욱 ,  최봉윤 ,  유종근 외 2명

한국통신학회 학술대회논문집

1985 .01

A Systolic Array Architecture for Block Matching Algorithm

Jong Seob Baek ,  Seung Hyun Nam ,  Moon Key Lee

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1994 .01

DCT ( Discrete Cosine Transform ) 의 병렬 연산을 위한 systolic 구조에 관한 연구 ( A Study on the Systolic Architecture for the Parallel Processing of Discrete Cosine Transform )

조남익 ,  이상욱

대한전자공학회 학술대회

1987 .11

Systolic Array 구조를 갖는 움직임 추정기 설계 ( Design of a Motion Estimator with Systolic Array Structures )

정대호 ,  최석준 ,  김환용

전자공학회논문지-C

1997 .10

A PARALLEL SYSTOLIC ARCHITECTURE OF REED-SOLOMON CODES

Jong Seob Baek ,  Young Shig Choi ,  Tae Geun Kim

ICVC : International Conference on VLSI and CAD

1995 .01

An Effective Intra-Prediction Systolic Array Architecture

Su-Jin Lee ,  Cheong-Ghil Kim ,  Myoung-Seo Kim 외 1명

대한전자공학회 ISOCC

2004 .10

A Systolic Array Architecture for a Modular Multiplication Algorithm

Jung Tae Kim ,  Jong Wook Han ,  Hong Sub Lee

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1995 .01

Systolic Array Processor Architecture 를 이용한 Discrete Hartley Transform의 병렬처리 실행 ( Parallel Processing Implementation of Discrete Hartley Transform using Systolic Array Processor Architecture )

강재권 ,  주창희 ,  최종수

대한전자공학회 학술대회

1988 .07

Systolic Array Processor Architecture를 이용한 Discrete Hartley Transform의 병렬처리 실행

강재권 ,  주창희 ,  최종수

대한전기학회 학술대회 논문집

1988 .07

병렬처리 시스템 ( Parallel Processing System )

김성천

대한전자공학회 단기강좌

1988 .01

Bit-level Systolic Arrays for Genetic Algorithm

Myoung-Keun You ,  Jae-Jin Lee ,  Gi-Yong Song

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

Design of Fixed-Size Systolic Arrays

Yun-Ho Kim ,  Kee-Young Yoo

Journal of Electrical Engineering and information Science

1999 .06

A Study on Calculation with Extended Systolic Array

Hi ,  ono ,  i Kida 외 4명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

Massively Parallel Processor based on Systolic Architecture for High-Performance Computation of Difference Schemes

Kenta ,  o Sano ,  Takano 외 3명

한국전산유체공학회 학술대회논문집

2006 .05