지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2006.5
- 수록면
- 174 - 177 (4page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
ABSTRACT
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Neural Network or Massively Parallel Computation ? ( Invited Paper )
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
-
[기술해설]고도 병렬 계산(Massively Parallel Computation)
정보과학회지
1994 .02
-
A PSEUDO PARALLEL ARCHITECTURE FOR SYSTOLIC ALGORITHMS
ICVC : International Conference on VLSI and CAD
1989 .01
-
단어인식 알고리즘의 병렬 처리를 위한 systolic 구조에 관한 연구 ( A Study on the Systolic Architecture for the Parallel Processing of Word Recognition Algorithms )
대한전자공학회 학술대회
1987 .11
-
The Design and Implementation of a Parallel Processing Operating System for Massively Parallel Processing Computer
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1996 .01
-
COMPUTER AIDED SYSTOLIC ARCHITECTURE DESIGN
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1989 .01
-
부분행렬을 사용한 행렬.벡터 연산용 1차원 시스톨릭 어레이 프로세서 설계에 관한 연구
정보학연구
2007 .01
-
Systolic Architecture in Signal Processing
대한전자공학회 단기강좌
1988 .01
-
대규모 병렬 시스템에서 유한 차분법 성능에 관한 연구
한국정보과학회 학술발표논문집
2012 .11
-
MASSIVELY DEFECTIVE DATA-FLOW PROCESSOR ARRAY
IEEE Region 10 Conference
1987 .01
-
Systolic Array Processor Architecture 를 이용한 Discrete Hartley Transform의 병렬처리 실행 ( Parallel Processing Implementation of Discrete Hartley Transform using Systolic Array Processor Architecture )
대한전자공학회 학술대회
1988 .07
-
Systolic Array Processor Architecture를 이용한 Discrete Hartley Transform의 병렬처리 실행
대한전기학회 학술대회 논문집
1988 .07
-
A Systolic Array Processor for 16-point FFT
KITE JOURNAL OF ELECTRONICS ENGINEERING
1990 .01
-
A BDD Package for a Massively Parallel SIMD Architecture
ICVC : International Conference on VLSI and CAD
1993 .01
-
A PARALLEL SYSTOLIC ARCHITECTURE OF REED-SOLOMON CODES
ICVC : International Conference on VLSI and CAD
1995 .01
-
Design and Implementation of a Massively Parallel Multithreaded Architecture: DAVRID
Journal of Electrical Engineering and information Science
1996 .06
-
R-S 복호기의 Systolic 설계에 관한 연구 ( A Study on the Systolic Architecture of R-S Decoder )
대한전자공학회 학술대회
1988 .07
-
R-S 복호기의 Systolic 설계에 관한 연구
대한전기학회 학술대회 논문집
1988 .07
-
JPEG 인코더를 위한 고성능 병렬 프로세서 하드웨어 설계 및 검증
대한임베디드공학회논문지
2011 .01
-
Parallel Processing in Architecture
대한전자공학회 단기강좌
1988 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0