지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 1988.7
- 수록면
- 14 - 16 (3page)
이용수
이 논문의 연구 히스토리 (2)
1988
Systolic Array Processor Architecture 를 이용한 Discrete Hartley Transform의 병렬처리 실행 ( Parallel Processing Implementation of Discrete Hartley Transform using Systolic Array Processor Architecture )
강재권
,
주창희
,
최종수
대한전자공학회 학술대회
1988.07
학술대회자료
Systolic Array Processor Architecture를 이용한 Discrete Hartley Transform의 병렬처리 실행
강재권
,
주창희
,
최종수
대한전기학회 학술대회 논문집
1988.07
학술대회자료
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Systolic Array Processor Architecture를 이용한 Discrete Hartley Transform의 병렬처리 실행
대한전기학회 학술대회 논문집
1988 .07
-
FAST ALGORITHMS FOR COMPUTING DISCRETE HARTLEY TRANSFORM
대한전자공학회 기타 간행물
1992 .01
-
Discrete Hartley Transform 필터를 이용한 변압기의 고장판별에 관한 연구
전기학회논문지
1996 .08
-
A New 2-D Systolic Array for Discrete Cosine Transform
ICVC : International Conference on VLSI and CAD
1989 .01
-
Split-Radix Algorithm for the Length-3m Discrete Hartley Transform
KITE JOURNAL OF ELECTRONICS ENGINEERING
1991 .01
-
DCT ( Discrete Cosine Transform ) 의 병렬 연산을 위한 systolic 구조에 관한 연구 ( A Study on the Systolic Architecture for the Parallel Processing of Discrete Cosine Transform )
대한전자공학회 학술대회
1987 .11
-
부분행렬을 사용한 행렬.벡터 연산용 1차원 시스톨릭 어레이 프로세서 설계에 관한 연구
정보학연구
2007 .01
-
A Systolic Array Processor for 16-point FFT
KITE JOURNAL OF ELECTRONICS ENGINEERING
1990 .01
-
High Speed Multidimensional Systolic Array for Discrete Fourier Transform
International Conference on Electronics, Informations and Communications
1991 .01
-
High Speed Multidimensional Systolic Array for Discrete Fourier Transform
ICEIC : International Conference on Electronics, Informations and Communications
1991 .08
-
Fast Hartley Transform을 이용한 確率論的 發電시뮬레이션에 관한 硏究
전기학회논문지
1990 .04
-
Fast Hartley Transform Technique as a Efficient Tools for Gravity Field Modelling
한국측량학회지
1998 .06
-
고속 신호 처리용 Systolic Array 설계 ( A High Speed Signal Processing Systolic Array Design )
한국통신학회 학술대회논문집
1985 .01
-
단어인식 알고리즘의 병렬 처리를 위한 systolic 구조에 관한 연구 ( A Study on the Systolic Architecture for the Parallel Processing of Word Recognition Algorithms )
대한전자공학회 학술대회
1987 .11
-
Systolic Array 구조를 갖는 Processing Element 설계 ( The Design of Processing Element with Systolic Array Structures )
대한전자공학회 학술대회
1996 .07
-
Hartley 변환과 신경회로망을 이용한 필기체 한글인식에 관한 연구 ( A Study on Recognition of Handwritten Korean Characters Using Hartley Transform and Neural Network )
대한전자공학회 학술대회
1991 .01
-
A Systolic Array Architecture for Block Matching Algorithm
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1994 .01
-
Systolic Architecture in Signal Processing
대한전자공학회 단기강좌
1988 .01
-
An Effective Intra-Prediction Systolic Array Architecture
대한전자공학회 ISOCC
2004 .10
-
Hartley 변환영역에서 적응 LMS 알고리즘의 잡음 특성
대한전자공학회 학술대회
1992 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0