지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
초록· 키워드
오류제보하기
본 논문에서는 ADPLL의 잡음 개선을 위해 8비트 SVBS-TDC (Semi-Vernier Binary-Search Time-to-Digital Converter)를 제안했다. TDC의 동작 속도를 높이기 위해 인코더 등 디지털 블록을 사용하지 않는 BS-TDC (Binary-Search TDC) 구조를 사용했으며, 버니어 구조를 적용하여 기존의 BS-TDC에 비해 해상도를 10배 이상 증가시켰다. TDC의 단점인 좁은 입력범위를 개선하기 위해 버니어 구조를 절반만 적용하여 510ps의 넓은 입력 범위를 확보했다. 제안하는 SVBS-TDC는 65nm CMOS 공정으로 설계하였고, 모의실험 결과 1.2V 전원 전압에서 동작 속도는 200MHz이고 해상도는 4ps로서 ADPLL의 잡음 특성을 효과적으로 개선함을 확인하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. SVBS-TDC 구조
Ⅲ. 모의실험 및 결과
Ⅳ. 결론
REFERENCES
참고문헌 (7)
참고문헌 신청
Hyung Seok Kim / 2013 / A Digital Fractional-N PLL With a PVT and Mismatch Insensitive TDC Utilizing Equivalent Time Sampling Technique / IEEE J. Solid-State Circuits 48(7):1721~1729
P. Lu / 2012 / A 3.6mW, 90 nm CMOS Gated-Vernier Time-to-Digital Converter With an Equivalent Resolution of 3.2 ps / IEEE J. Solid-State Circuits 47(7):1626~1635
최광천 / 2013 / 올-디지털 위상 고정 루프용 오프셋 및 데드존이 없고 해상도가 일정한 위상-디지털 변환기 / 전자공학회논문지 50(2):122~133
김홍진 / 2013 / A Low Power, Small Area Cyclic Time-to-Digital Converter in All-Digital PLL for DVB-S2 Application / JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 13(2):145~151
D. Miyashita / 2014 / An LDPC Decoder With Time-Domain Analog and Digital Mixed-Signal Processing / IEEE J. Solid-State Circuits 49(1):73~83
P. Lu / 2012 / A 3.6mW, 90 nm CMOS Gated-Vernier Time-to-Digital Converter With an Equivalent Resolution of 3.2 ps / IEEE J. Solid-State Circuits 47(7):1626~1635
최광천 / 2013 / 올-디지털 위상 고정 루프용 오프셋 및 데드존이 없고 해상도가 일정한 위상-디지털 변환기 / 전자공학회논문지 50(2):122~133
김홍진 / 2013 / A Low Power, Small Area Cyclic Time-to-Digital Converter in All-Digital PLL for DVB-S2 Application / JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 13(2):145~151
D. Miyashita / 2014 / An LDPC Decoder With Time-Domain Analog and Digital Mixed-Signal Processing / IEEE J. Solid-State Circuits 49(1):73~83
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
버니어타입 TDC를 이용한 4.0 – 5.9 GHz 영역대에서의 ADPLL 설계
대한전자공학회 학술대회
2016 .11
-
A 4.0 – 5.9 GHz ADPLL Design using a 1-step Vernier TDC
대한전자공학회 학술대회
2017 .01
-
1-step 버니어타입 TDC와 BBPFD를 이용한 0.7 – 1.2 GHz 영역대에서의 Fractional ADPLL 설계
대한전자공학회 학술대회
2017 .06
-
Study on The integration of Train Diagnostic and Control System (TDCS) Software of High-speed train
IJAR
2016 .06
-
PVT 변화 보상 기능을 가지는 시간-디지털 변환기
전기전자학회논문지
2023 .09
-
Linearity improvement of UltraScale+ FPGA-based time-to-digital converter
Nuclear Engineering and Technology
2023 .02
-
라이다 센서를 위한 Time-Gating TDC 구조
대한전자공학회 학술대회
2024 .11
-
TDoA 거리측정 시스템을 위한 고해상도 버니어 TDC
대한전자공학회 학술대회
2017 .06
-
치매 동물실험 모델군의 tDCS를 이용한 CASE 임상적 효율성 평가에 관한 연구
정보 및 제어 논문집
2020 .10
-
All - synthesizable ADPLL을 위한 PVT 변화에 둔감한 Time to Digital Converter
대한전자공학회 학술대회
2020 .11
-
The Design of a 0.15 ps High Resolution Time-to-Digital Converter
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .06
-
A 1.35ps Resolution Vernier TDC for Fine-Resolution ADC
대한전자공학회 학술대회
2019 .06
-
A 1.45-2.9 GHz All Digital Phase Locked Loop With single stage TDC
대한전자공학회 학술대회
2018 .06
-
Changes in the Sensory Function after Transcranial Direct Stimulation on Dorsolateral Prefrontal Cortex Area
한국산학기술학회 논문지
2015 .01
-
LIDAR System용 주기오차 보완을 위한 다표본 TDC 동작방식의 설계
대한전자공학회 학술대회
2018 .06
-
치매 동물 모델군의 tDCS를 이용한 신경해부학적 차이에 관한 연구
정보 및 제어 논문집
2020 .10
-
경두개직류자극이 정상 성인의 하지 민첩성에 미치는 영향
보건정보통계학회지
2018 .01
-
경두개직류전류자극이 대학생의 집중력에 미치는 영향
한국산학기술학회 논문지
2019 .09
-
알츠하이머병 쥐 모델에서 경두개 직류 전기자극의 효용성 검토
한국정보전자통신기술학회 논문지
2021 .10
이 논문의 저자 정보
이 논문과 함께 이용한 논문
BBPD를 이용하여 4.1 . 5.6 GHz 대역의 빠른 고정과 작은 지터값을 갖는 ADPLL 설계
사의제
,
여장치
,
오상응
외 1명
대한전자공학회 학술대회
2017
.06
버니어타입 TDC를 이용한 4.0 – 5.9 GHz 영역대에서의 ADPLL 설계
오상응
,
사의제
,
범진욱
대한전자공학회 학술대회
2016
.11
올-디지털 위상 고정 루프용 오프셋 및 데드존이 없고 해상도가 일정한 위상-디지털 변환기
최광천
,
김민형
,
최우영
전자공학회논문지
2013
.02
0.357 ㎰의 해상도와 200 ㎰의 입력 범위를 가진 2단계 시간-디지털 변환기의 설계
박안수
,
박준성
,
부영건
외 2명
전자공학회논문지-SD
2010
.05
링 오실레이터를 가진 CMOS 온도 센서
김찬경
,
이재구
,
공배선
외 1명
대한전자공학회 학술대회
2006
.06
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-569-001357527