지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
초록· 키워드
오류제보하기
올-디지털 위상 고정 루프에 사용되는 고해상도 위상-디지털 변환기 설계에 있어서, 위상-주파수 검출기와 시간-디지털 변환기로 이루어진 위상-디지털 변환기에 활용될 수 있는 간단한 구조의 아비터 기반 위상 결정 회로를 제안한다. 제안한 위상 결정 회로는 기존에 개발된 위상 결정 회로보다 적은 전력소모와 보다 작은 입력-출력 지연 시간을 가지면서도 두 펄스 사이의 매우 작은 위상 차이도 구별할 수 있다. 제안한 위상 결정 회로는 130um CMOS 공정을 사용하여 구현되었고, 트랜지스터 레벨에서 시뮬레이션으로 검증되었다. 제안한 위상 결정 회로를 이용한 오프셋과 데드존이 없는 5비트의 위상-디지털 변환기도 검증되었다. 또한 배수주기 고정 문제가 없고 위상 오프셋이 매우 적은 지연 고정 루프를 제안하였다. 제안한 지연 고정 루프는 위상-디지털 변환기의 해상도를 PVT 변화에 무관하게 항상 원하는 대로 정확히 고정시키는 용도로 활용된다.
목차
요약
Abstract
I. 서론
II. 오프셋과 데드존이 없는 위상-디지털 변환기
III. 새로운 구조의 위상 결정 회로
IV. P2D의 해상도 고정을 위한 2중 지연 고정 루프
V. 시뮬레이션 결과
VI. 결론
참고문헌
참고문헌 (13)
참고문헌 신청
1. [학술지(정기간행물)] - K. -C. Choi / 2012 / A Time-to-Digital Converter Based on a Multiphase Reference Clock and a Binary Counter With a Novel Sampling Error Corrector / IEEE Trans. Circuits and Systems II : Exp. Briefs 59 (3) : 143 ~ 147
2. [학술지(정기간행물)] - V. Kratyuk / 2007 / A Design Procedure for All-Digital Phase-Locked Loops Based on a Charge-Pump Phase-Locked-Loop Analogy / IEEE Trans. Circuits and Systems II : Exp. Briefs 54 (3) : 247 ~ 251
3. [학술대회논문] - J. Lin / 2004 / A PVT Tolerant 0. 18MHz to 600MHz Self-Calibrated Digital PLL in 90nm CMOS Process / IEEE Int. Solid-State Circuit Conf : 488 ~ 541
4. [학술지(정기간행물)] - T. Olsson / 2004 / A Digitally Controlled PLL for SoC Applications / IEEE J. Solid-State Circuits 39 (5) : 751 ~ 760
5. [학술지(정기간행물)] - S. -Y. Lin / 2009 / A 1. 5 GHz All-Digital Spread-Spectrum Clock Generator / IEEE J. Solid-State Circuits 44 (11) : 3111 ~ 3119
2. [학술지(정기간행물)] - V. Kratyuk / 2007 / A Design Procedure for All-Digital Phase-Locked Loops Based on a Charge-Pump Phase-Locked-Loop Analogy / IEEE Trans. Circuits and Systems II : Exp. Briefs 54 (3) : 247 ~ 251
3. [학술대회논문] - J. Lin / 2004 / A PVT Tolerant 0. 18MHz to 600MHz Self-Calibrated Digital PLL in 90nm CMOS Process / IEEE Int. Solid-State Circuit Conf : 488 ~ 541
4. [학술지(정기간행물)] - T. Olsson / 2004 / A Digitally Controlled PLL for SoC Applications / IEEE J. Solid-State Circuits 39 (5) : 751 ~ 760
5. [학술지(정기간행물)] - S. -Y. Lin / 2009 / A 1. 5 GHz All-Digital Spread-Spectrum Clock Generator / IEEE J. Solid-State Circuits 44 (11) : 3111 ~ 3119
이 논문의 저자 정보
이 논문과 함께 이용한 논문
AC모터드라이브 라인필터의 축소화를 위한 신형 하이브리드고조파필터 제안
박병주
,
윤동철
,
오정철
외 4명
전기학회논문지 P
2018
.03
시험발사체에 대한 자체 전자파적합성 시험에서 위성항법수신기의 운용결과
권병문
,
신용설
,
마근수
한국항공우주학회 학술발표회 초록집
2017
.11
5G 이동통신 구축을 위한 EMC 요구 사항 고찰
송태승
전자파기술
2018
.01
Power Control Strategies for Single-Phase Voltage-Controlled Inverters with an Enhanced PLL
Jiayuan Gao
,
Jinbin Zhao
,
Chaojie He
외 2명
JOURNAL OF POWER ELECTRONICS
2018
.01
인휠 전기 구동 기반의 능동안전지원 알고리즘 개발
황윤형
,
양인범
한국산학기술학회 논문지
2017
.12
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-569-000245751