지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.11
- 수록면
- 111 - 114 (4page)
이용수
초록· 키워드
오류제보하기
As CMOS technology is scaled down, the supply voltage and gate capacitance are reduced, which results in the reduction of charge storing capacity at each node and increase of the susceptibility to external noise in radiation environments. In this paper, a novel hardened latch design is proposed and compared with the previous hardened latch designs using 32nm technology node. Extensive simulation results using HSPICE are reported to show that the proposed hardened latch design achieves 15X improvement of critical charge (Qcrit) and 6X improvement of charge to power delay product ratio (QPR) compared to the most up to date hardened latch design.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. SOFT ERROR MODELING
Ⅲ. PREVIOUS HARDENED LATCH DESIGN
Ⅳ. PROPOSED HARDENED LATCH DESIGN
Ⅴ. LATCH EVALUATION AND COMPARISON
Ⅵ. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Dual Loop Hardened Latch Circuit for Low Power Application
대한전자공학회 ISOCC
2010 .11
-
CMOS Latch-up 현상의 실험적 해석 ( Experimental Analysis of CMOS Latch-up Phenomena )
대한전자공학회 학술대회
1985 .01
-
Dynamic Latch Considering Low Current Consumption during Latch mode
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
CMOS의 Latch-Up 특성 개선을 위한 효과적인 Mask 설계 방법 ( Effective mask design for the improvement of latch-up characteristics in CMOS )
한국통신학회논문지
1999 .10
-
CMOS Latch-Up 현상의 실험적 해석 및 그 방지책 ( Experimental Analysis and Suppression Method of CMOS Latch-Up Phenomena )
전자공학회지
1985 .09
-
Investigation of Latch-up Characteristics of High Energy Ion Implanted CMOS Well Structures
전기학회논문지
1998 .07
-
Bulk CMOS 기술에서 latch-up 특성에 관한 연구 ( Latch-up Characteristics in Bulk CMOS Technologies )
대한전자공학회 학술대회
1985 .01
-
IGBT Mesh-Topology Modeling And Its Application To Latch-Up Performance
ICPE(ISPE)논문집
2001 .10
-
CAE를 적용한 2열 시트 래치 평가
한국자동차공학회 춘계학술대회
2011 .05
-
Latch-up 방지를 위한 고속방전회로 설계
대한전기학회 학술대회 논문집
2012 .11
-
N-well bulk CMOS 기술에서 layout에 따른 latch-up 특성
대한전자공학회 학술대회
1985 .06
-
VCM 액추에이터의 전자기력을 이용한 HDD 래치 설계
한국소음진동공학회논문집
2009 .08
-
N-Well Bulk CMOS 기술에서 Layout에 따른 Latch-up 특성 ( Layout Characteristics of Latch-Up in N-Well Bulk CMOS Technologies )
대한전자공학회 학술대회
1985 .01
-
원전용 IC를 위한 CMOS 디지털 논리회로의 내방사선 모델 설계 및 누적방사선 손상 분석
전기학회논문지
2018 .06
-
STI 기술을 채용한 CMOS well 구조에서의 Latch-up 특성 평가
대한전기학회 학술대회 논문집
1997 .11
-
에너지 저장기능을 내장한 차량 Door 용 E-Latch 개발
한국정밀공학회 학술발표대회 논문집
2017 .05
-
고에너지 이온 주입을 이용한 latch-up 면역에 관한 구조 연구 ( A Study on Latch-up Immune Structure by High Energy Ion Implantation )
대한전자공학회 학술대회
1998 .07
-
고에너지 이온 주입을 이용한 latch-up 면역에 관한 구조 연구
대한전자공학회 학술대회
1998 .06
-
Pulsed-Latch Circuits to Push the Envelope of ASIC Design
대한전자공학회 ISOCC
2010 .11
-
SRAM 소자의 Cell Latch-up 현상 분석
한국산학기술학회 학술대회논문집
2004 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001489068