지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
CMOS Latch-up 현상의 실험적 해석 ( Experimental Analysis of CMOS Latch-up Phenomena )
대한전자공학회 학술대회
1985 .01
-
Investigation of Latch-up Characteristics of High Energy Ion Implanted CMOS Well Structures
전기학회논문지
1998 .07
-
Bulk CMOS 기술에서 latch-up 특성에 관한 연구 ( Latch-up Characteristics in Bulk CMOS Technologies )
대한전자공학회 학술대회
1985 .01
-
CMOS의 Latch-Up 특성 개선을 위한 효과적인 Mask 설계 방법 ( Effective mask design for the improvement of latch-up characteristics in CMOS )
한국통신학회논문지
1999 .10
-
N-well bulk CMOS 기술에서 layout에 따른 latch-up 특성
대한전자공학회 학술대회
1985 .06
-
N-Well Bulk CMOS 기술에서 Layout에 따른 Latch-up 특성 ( Layout Characteristics of Latch-Up in N-Well Bulk CMOS Technologies )
대한전자공학회 학술대회
1985 .01
-
Dynamic Latch Considering Low Current Consumption during Latch mode
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
STI 기술을 채용한 CMOS well 구조에서의 Latch-up 특성 평가
대한전기학회 학술대회 논문집
1997 .11
-
IGBT Mesh-Topology Modeling And Its Application To Latch-Up Performance
ICPE(ISPE)논문집
2001 .10
-
Novel Soft Error Hardening Design of Nanoscale CMOS Latch
대한전자공학회 ISOCC
2010 .11
-
CAE를 적용한 2열 시트 래치 평가
한국자동차공학회 춘계학술대회
2011 .05
-
다중 센싱 CMOS latch 구조의 SRAM 센스 앰플리파이어 설계
대한전자공학회 학술대회
1996 .11
-
다중 센싱 CMOS LAtch 구조의 SRAM 센스 앰플리파이어 설계 ( A Study on The Design of CMOS LAtch Type SRAM Sense Amplifier )
대한전자공학회 학술대회
1996 .11
-
Latch-up 방지를 위한 고속방전회로 설계
대한전기학회 학술대회 논문집
2012 .11
-
VCM 액추에이터의 전자기력을 이용한 HDD 래치 설계
한국소음진동공학회논문집
2009 .08
-
고에너지 이온 주입을 이용한 latch-up 면역에 관한 구조 연구
대한전자공학회 학술대회
1998 .06
-
고에너지 이온 주입을 이용한 latch-up 면역에 관한 구조 연구 ( A Study on Latch-up Immune Structure by High Energy Ion Implantation )
대한전자공학회 학술대회
1998 .07
-
차세대 CMOS 소자의 래치업 전류 최소화를 위한 모의 모델 해석
대한전자공학회 학술대회
1998 .06
-
차세대 CMOS 소자의 래치업 전류 최소화를 위한 모의 모델 해석 ( An Analysis on the Simulation Model for Minimization of Latch-Up Current of Advanced CMOS Devices )
대한전자공학회 학술대회
1998 .07
-
SRAM 소자의 Cell Latch-up 효과에 대한 해석 연구
한국산학기술학회 논문지
2005 .02
이 논문의 저자 정보
이 논문과 함께 이용한 논문
외부 전기 서지에 의한 전자회로기판 Latch-up 현상 고찰
조성한
,
정창규
,
지영화
대한전기학회 학술대회 논문집
2010
.07
CMOS Latch-up 현상의 실험적 해석 ( Experimental Analysis of CMOS Latch-up Phenomena )
고요환
,
김충기
,
경종민
대한전자공학회 학술대회
1985
.01
얇은 박막 SOI(Silicon-On-Insulator) MOSFET에서의 소자 변수 추출 방법
박성계
,
김충기
대한전기학회 학술대회 논문집
1992
.07
Silicon을 이용한 Light Valve
송종인
,
권영세
,
김충기
대한전기학회 학술대회 논문집
1981
.07
불순물 농도에 따른 산화막 성장률의 차이를 이용한 자기 정렬된 금속 게이트 MOSFET 구조
高堯煥
,
崔晋鎬
,
金忠基
전기학회논문지
1987
.07
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-013307129