메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Ansari (Hanyang University) Muhammad Adil (Hanyang University) Song, Jeahoon Kim, Minchul (Hanyang University) Park, Sungju (Hanyang University)
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2009 Conference
발행연도
2009.11
수록면
116 - 119 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Reusing on-chip functional interconnects as test access mechanism (TAM) appeared usual these days. One of the most important functional interconnects for highly crowded future system-on-chips (SoCs) is network-on-chip (NoC). Several NoC architectures including router and network interface (NI) have been proposed. They allow narrowcast and multicast of packets, in-order packet delivery, guaranteed throughput and best-effort services. Exploiting the preceding research, we present here a parallel test method and a manipulated scheduling method for NoC-based SoCs, while reusing NoC as TAM, with the goal of reducing overall test time. The proposed test method is compared with previous works using some of ITC’02 benchmark circuits which showed significant test time reduction.

목차

Abstract
I. INTRODUCTION
II. PRECEDING WORKS
III. NOC-BASED TEST PLATFORM
IV. PROPOSED METHOD
V. SCHEDULING ALGORITHM
VI. EXPERIMENTAL RESULTS
VII. CONCLUSION
VIII. FUTURE WORK
ACKNOWLEDGMENT
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001482418