메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
金榮熙 (창원대학교) 孫寧洙 (포항공과대학교) 朴鴻濬 (포항공과대학교) 魏在慶 (현대전자) 崔珍赫 (현대전자)
저널정보
대한전자공학회 전자공학회논문지-SD 電子工學會論文誌 第38卷 SD編 第8號
발행연도
2001.8
수록면
54 - 61 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
High-bandwidth DRAM을 위해 1Gb/s의 데이터 전송률까지 동작하고 그 출력 전압 스윙이 온도와 전원 잔압(VDD) 변동에 무관한 CMOS open-drain 출력 구동 회로를 설계하였다. 출력 구동 회로는 여섯 개의 binary-weighted NMOS 트랜지스터로 구성되는데, 이 여섯 개 중에서 ON시킬 current control register의 내용은 추가 회로 없이 DRAM 칩에 존재하는 auto refresh 신호를 이용하여 새롭게 수정하였다. Auto refresh 시간 구간동안 current control register를 수정하는데, 이 시간 구간동안 부궤환 (negative feedback) 동작에 의해 low level 출력 전압(V<SUB>OL</SUB>)이 저전압 밴드갭 기준전압 발생기(bandgap reference voltage generator)에 의해서 만들어진 기준전압(V<SUB>OL.ref</SUB>)과 같도록 유지된다. 테스트 칩은 1Gb/s 의 데이터 전송률까지 성공적으로 동작하였다. 온도 20℃~90℃, 전원 전압 2.25V~2.75V 영역에서 최악의 경우 제안된 출력 구동 회로의 V<SUB>OL.ref</SUB>와 V<SUB>OL</SUB>의 변동은 각각 25%와 7.5%로 측정된 반면, 기존의 출력 구동 회로의 V<SUB>OL</SUB>의 변동은 같은 온도와 전원 전압의 영역에 대해 24%로 측정되었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 회로 설명
Ⅲ. 측정결과 및 분석
Ⅳ. 결론
참고문헌
저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-000712951