지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
광학적 상호연결을 이용한 네트워크-온-칩에서의 스위치 구조와 라우팅 최적화 방법
전자공학회논문지-SD
2009 .09
전압-주파수-구역을 고려한 에너지 최적화 네트워크-온-칩 설계 방법론
전자공학회논문지-SD
2009 .08
Energy-efficient Custom Topology Generation for Link-failure-aware Network-on-chip in Voltage-frequency Island Regime
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .12
3차원 네트워크-온-칩에서 효율적인 수직 통신 방법에 대한 연구
대한전자공학회 학술대회
2011 .06
Test Framework for Reducing Power in NoC
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
특정 용도 하이브리드 광학 네트워크-온-칩에서의 에너지/응답시간 최적화를 위한 토폴로지 설계 기법
전자공학회논문지
2014 .11
An Electro Optical Honeycomb Networks-on-Chip based on a New Nonblocking Switch
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
Modeling and Analysis of On-chip and Off-Chip Power Supply Network
ICVC : International Conference on VLSI and CAD
1997 .01
Energy-efficient Custom Topology-based Dynamic Voltage-frequency Island-enabled Network-on-chip Design
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .06
Traffic Generator Model을 이용한 On-Chip Interconnect IP 성능 검증
대한전자공학회 학술대회
2009 .07
Analysis of Network on Chip Architecture for Wireless Communication System
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
A Tutorial for Key Problems in the Design of Hybrid Hierarchical NoC Architectures with Wireless/RF
SmartCR
2013 .12
Traffic Generator Model을 이용한 On-Chip Interconnect IP 성능 검증
대한전자공학회 학술대회
2009 .07
Parasitic Capacitance Modeling for On-Chip Interconnects
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
하이브리드 광학 네트워크-온-칩에서 병렬 라우팅에 관한 연구
전자공학회논문지-SD
2011 .08
Voltage-Frequency-Island NoC를 위한 테이블 기반의 고장 감내 라우팅 기법
전자공학회논문지
2016 .08
통신처리 노드간 통신을 위한 CHIP 프로토콜의 성능 분석
한국통신학회 학술대회논문집
1999 .07
Voltage-Mode 1.5 Gbps Interface Circuits for Chip-to-Chip Communication
[ETRI] ETRI Journal
2005 .02
반도체 회로 연결선의 신뢰도 해석을 위한 전류 해석 기법
전기학회논문지
2010 .08
High-Speed Low-Power Global On-Chip Interconnect Based on Delayed Symbol Transmission
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2012 .06
0