지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2010.8
- 수록면
- 36 - 46 (11page)
이용수
초록· 키워드
오류제보하기
본 논문은 수 ㎓를 상회하는 동작 주파수를 갖는 RF집적회로와 고속 디지털 인터페이스를 위한 ESD 보호회로의 다양한 설계방법을 기술한다. 입/출력에 상당한 양의 기생 커패시턴스를 가지는 ESD 보호소자는 입/출력 임피던스 매칭에 영향을 주며, 이득, 잡음 등의 RF특성을 열화시킨다. 본 논문에서는 이와 같은 ESD 보호소자의 악영향에 대해 분석하고, 이를 감쇄시킬 수 있는 방안을 논한다. 또한 RF 특성과 ESD 내성 측정을 통해 RF/ESD 병합설계 방법을 기존의 RF ESD 보호소자의 설계 방법과 비교, 분석한다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. ESD 보호회로의 모델 및 설계방법
Ⅲ. ESD 보호회로 설계 사례 분석
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (32)
참고문헌 신청
1. [기타자료] - C. Duvvury / 2008 / ESD qualification changes for 45nm and beyond / Proc. IEDM : 1 ~ 4
2. [학술대회논문] - J. Li / 2009 / Technology Scaling of Advanced Bulk CMOS On-Chip ESD Protection down to the 32nm Node / Proc. EOS/ESD Symp : 1 ~ 7
3. [기타자료] - S. Cao / 2009 / ESD Design Challenges and Strategies in Deeply-scaled Integrated Circuits / Proc. IEEE CICC : 681 ~ 688
4. [학술대회논문] - K. Bhatia / 2007 / Layout guidelines for optimized ESD protection diodes / Proc. EOS/ESD Symp : 19 ~ 27
5. [학술대회논문] - O. Marichal / 2005 / SCR based ESD protection in nanometer SOI technologies / Proc. EOS/ESD Symp : 1 ~ 8
2. [학술대회논문] - J. Li / 2009 / Technology Scaling of Advanced Bulk CMOS On-Chip ESD Protection down to the 32nm Node / Proc. EOS/ESD Symp : 1 ~ 7
3. [기타자료] - S. Cao / 2009 / ESD Design Challenges and Strategies in Deeply-scaled Integrated Circuits / Proc. IEEE CICC : 681 ~ 688
4. [학술대회논문] - K. Bhatia / 2007 / Layout guidelines for optimized ESD protection diodes / Proc. EOS/ESD Symp : 19 ~ 27
5. [학술대회논문] - O. Marichal / 2005 / SCR based ESD protection in nanometer SOI technologies / Proc. EOS/ESD Symp : 1 ~ 8
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Low-Noise Amplifiers with Robust ESD Protection for RF SOC
대한전자공학회 ISOCC
2011 .11
-
ESD Protection Circuits with Low-Voltage Triggered SCR for RF Applications
대한전자공학회 학술대회
2008 .06
-
출력단ESD보호회로의 설계 및 그 전기적 특성에 관한 연구 ( A Study on the Design of the Output ESD Protection Circuits and their Electrical Characteristics )
전자공학회논문지-A
1992 .11
-
System Level ESD Analysis : A Comprehensive Review II on ESD Coupling Analysis Techniques
Journal of Electrical Engineering & Technology
2018 .09
-
양 방향성과 높은 홀딩전압을 갖는 사이리스터 기반 Whole-Chip ESD 보호회로
전기전자학회논문지
2013 .09
-
Stack 기술을 이용한 양방향 ESD 방전 경로를 갖는 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2019 .06
-
ESD 노이즈 방지 부품 및 회로에 대한 연구
대한기계학회 춘추학술대회
2011 .11
-
Effect of ESD Generator on ESD Discharge Waveform and Induced Coupling
대한전기학회 학술대회 논문집
2018 .07
-
ESD 기술 및 연구 동향
전자파기술
2016 .01
-
Smart Power IC를 위한 HBM 5000V급 ESD 보호회로 설계
대한전자공학회 학술대회
2009 .11
-
PCB 선로의 ESD 영향 및 측정법에 관한 연구
한국신뢰성학회 학술대회논문집
2011 .06
-
System Level ESD Analysis : A Comprehensive Review I on ESD Generator Modeling
Journal of Electrical Engineering & Technology
2018 .09
-
Smart Power IC를 위한 HBM 4000V ESD 보호회로 설계
대한전자공학회 학술대회
2007 .07
-
Smart Power IC를 위한 HBM 4000V ESD 보호회로 설계
대한전자공학회 학술대회
2007 .07
-
Micom IC의 ESD 고장에 의한 전압 shift 한계치 제안
대한기계학회 춘추학술대회
2009 .11
-
향상된 감내특성을 갖는 PMOS 삽입형 고전압용 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .09
-
RF IC용 싸이리스터형 정전기 보호소자 설계에 관한 연구
전기전자학회논문지
2003 .12
-
반도체 부품의 ESD 불량모델과 ESD감도 시험방법
[ETRI] 전자통신동향분석
1991 .06
-
반도체 IC 고장분석에 적합한 ESD Stress Mode 선정
대한기계학회 춘추학술대회
2007 .10
-
Parallel PNP 및 N+ drift가 삽입된 높은 홀딩전압특성을 갖는 ESD보호회로에 관한 연구
전기전자학회논문지
2020 .09
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-002806445