지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2010.8
- 수록면
- 47 - 52 (6page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 기존의 위상고정루프에서 가장 큰 잡음의 원천인 전압제어발진기를 새로운 구조의 자기잡음제거 전압제어발진기(Self-noise suppressing voltage controlled oscillator)로 대체하여 위상고정루프 잡음 특성을 향상시킨 위상고정루프(Phase Locked Loop)를 제안 하였다. 제안한 구조의 전달함수는 기존의 구조의 전달함수와 달리 대역폭 근처에서 최대 25㏈ 작은 값을 가진다. 회로는 1.8V 0.18㎛ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하고 회로의 동작을 검증하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안된 위상고정루프 설계
Ⅲ. 회로 설계
Ⅳ. 시뮬레이션 결과
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (5)
참고문헌 신청
1. [학술지(정기간행물)] - Floyd M. Gardner / 1980 / Charge-Pump Phase-Lock Loop / IEEE J. Tran, on Communications COM-28 (11) : 1849 ~ 1858
2. [학술지(정기간행물)] - R. Fujimoto / 2002 / 4.6GHz CMOS voltage-controlled oscillator / Electron. Lett 38 : 632 ~ 633
3. [학술지(정기간행물)] - R. Tao / 2004 / Low power 10GHz ring VCO using source capacitively coupled current amplifier in $0.12{\mu}m$ CMOS technology / Electron. Lett 40 : 1484 ~ 1486
4. [학술지(정기간행물)] - Chan-Hong Park / 1999 / low-noise, 900-MHz VCO in $0.6{\mu}m$ CMOS / IEEE J. Solid-State Circuits 34 : 586 ~ 591
5. [학술지(정기간행물)] - A. Djemouai / 2001 / New Frequency-Locked Loop basedon CMOS Frequency-to-Voltage Converter: Design and Implementation / IEEE Tran. Circuit and Systems-II 48 : 441 ~ 449
2. [학술지(정기간행물)] - R. Fujimoto / 2002 / 4.6GHz CMOS voltage-controlled oscillator / Electron. Lett 38 : 632 ~ 633
3. [학술지(정기간행물)] - R. Tao / 2004 / Low power 10GHz ring VCO using source capacitively coupled current amplifier in $0.12{\mu}m$ CMOS technology / Electron. Lett 40 : 1484 ~ 1486
4. [학술지(정기간행물)] - Chan-Hong Park / 1999 / low-noise, 900-MHz VCO in $0.6{\mu}m$ CMOS / IEEE J. Solid-State Circuits 34 : 586 ~ 591
5. [학술지(정기간행물)] - A. Djemouai / 2001 / New Frequency-Locked Loop basedon CMOS Frequency-to-Voltage Converter: Design and Implementation / IEEE Tran. Circuit and Systems-II 48 : 441 ~ 449
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
자기잡음제거 전압제어발진기 이용한 위상고정루프 설계방법
대한전자공학회 학술대회
2011 .06
-
낮은 잡음 특성을 가지기 위해 이중 루프의 구조를 가지는 위상고정루프 구현
한국정보통신학회논문지
2016 .04
-
두 개의 이득 값을 가지는 전압제어발진기를 이용하여 유효커패시턴스를 크게 하는 위상고정루프
전자공학회논문지
2014 .07
-
아날로그 부대역 선택 루프를 이용한 위상 고정 루프
전자공학회논문지-SD
2012 .08
-
51 - 위상 출력 클록을 가지는 CMOS 위상 고정 루프
한국정보통신학회논문지
2014 .02
-
이중루프 PLL을 이용한 IMT-2000용 저 위상잡음 주파수 합성기의 설계 및 제작
한국통신학회논문지
2002 .02
-
위상 고정 루프 (Phase Locked Loop)의 모델링
대한전자공학회 학술대회
2018 .06
-
저항 및 커패시턴스 스케일링 구조를 이용한 위상고정루프
전자공학회논문지-SD
2009 .04
-
두 개의 입력을 가진 VCO를 이용하여 루프필터와 스퍼 크기를 줄인 위상고정루프
한국정보통신학회논문지
2018 .08
-
지연고정루프를 이용한 1㎲ 아래의 위상고정시간을 가지는 Integer-N 방식의 위상고정루프 설계
한국정보통신학회논문지
2009 .11
-
다중 전하펌프를 이용한 고속 위상고정루프
전자공학회논문지-SD
2009 .02
-
전류보상 기법을 이용한 낮은 위상 잡음 위상고정루프
전자공학회논문지-SD
2006 .12
-
A Fast Locking Dual-Loop PLL with Adaptive Bandwidth Scheme
전자공학회논문지-SD
2008 .05
-
디지탈 하이드리브 위상고정루프(DH-PLL)주파수 합성기의 위상잡음 분석
한국전자파학회논문지
2002 .08
-
루프인식 속도를 개선한 CMOS 위상고정루프 (PLL)의 설계
대한전자공학회 학술대회
1994 .11
-
루프인식 속도를 개선한 CMOS 위상고정루프 ( PLL ) 의 설계 ( A Design of CMOS Phase-Locked Loop with Improved Lock-in Speed )
대한전자공학회 학술대회
1994 .11
-
전원 잡음 감지기를 이용한 위상 고정 루프
대한전자공학회 학술대회
2012 .11
-
전압제어 발진기의 동조전압에 따른 위상잡음 특성 개선
한국통신학회 학술대회논문집
2006 .07
-
아날로그 Band-Selection Loop를 이용한 위상 고정 루프
대한전자공학회 학술대회
2011 .11
-
위상지연을 이용한 Integer-N 방식의 위상ㆍ지연고정루프 설계
전자공학회논문지-SD
2010 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
주기적 스텝 임피던스 링 공진기를 이용한 2.4GHz 대역의 발진기 설계 및 구현
이동욱
,
류재종
,
이우성
외 2명
대한전자공학회 학술대회
2007
.11
고주파 PLL을 위한 고주파 VCO 및 PFD 설계에 관한 연구 ( A Study on the design VCO & PFD for high frequency PLL )
진태
,
전동환
,
박수양
외 1명
대한전자공학회 학술대회
1998
.01
USB 3.0을 위한 2.5GHz 주파수 속도를 갖는 LC PLL 구현 및 LC VCO의 Phase Noise 분석
정용운
,
홍기문
,
김민오
외 4명
대한전자공학회 학술대회
2013
.11
Deep Submicron 공정상에서 2.9GHz 주파수 속도를 지니는 Ring VCO와 LC VCO의 구현 및 비교
채주형
,
홍기문
,
김민오
외 2명
대한전자공학회 학술대회
2013
.07
청각필터에 의한 음성의 포르만트 강조 알고리즘
최재승
한국정보기술학회논문지
2013
.07
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-002804794