지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.6
- 수록면
- 757 - 760 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
An I/O buffer with impedance calibration feature for GDDR3 memory controller is presented in this paper. The proposed I/O buffer operates upto 1.2 Gb/s with 1.8-V supply voltage. The test chip was fabricated in standard 0.13-㎛ CMOS process with 1.2-V supply voltage. A level-up shifter and a level-down shifter with little duty-cycle distortion are also introduced to implement 1.8-V I/O buffers in given process.
목차
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. Simulation 결과
Ⅳ. 결론 및 요약
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
GDDR3 Memory Controller용 Impedance Calibration과 Level Shifter를 이용한 I/O Buffer 설계
대한전자공학회 학술대회
2010 .06
-
LTPS TFT Based High Speed and Low Power CMOS Level Shifter
ICEIC : International Conference on Electronics, Informations and Communications
2008 .06
-
다중 전원공급 SoC용 저전력 CMOS 신호 Level-Up/Down Shifter
대한전자공학회 학술대회
2007 .07
-
Dynamic-Voltage/Frequency-Scaling 알고리즘에서의 다중 인가 전압 조절 시스템 용 High-speed CMOS Level-Up/Down Shifter
전자공학회논문지-SD
2006 .06
-
다중 전원공급 SoC용 저전력 CMOS 신호 Level-Up/Down Shifter
대한전자공학회 학술대회
2007 .07
-
a- Si:H TFT Level Shifter with Reduced Number of Power
한국정보디스플레이학회 International Meeting
2008 .01
-
Simulation Study : Performance Evaluation of a Shared Buffer Memory Switch with Output Buffers
ICEIC : International Conference on Electronics, Informations and Communications
1998 .01
-
Level Shifter Circuit with Fast Delay and Low-Power Consumption
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
잡음 내성이 큰 단일 출력 레벨 쉬프터를 이용한 500 V 하프브리지 컨버터용 구동 IC 설계
전기전자재료학회논문지
2008 .01
-
A New Level Shifter using Low Temperature poly-Si TFTs
한국정보디스플레이학회 International Meeting
2004 .01
-
An Ultra Low-Power and High-Speed Down-Conversion Level Shifter Using Low Temperature Poly-Si TFTs for Mobile Applications
한국정보디스플레이학회 International Meeting
2006 .01
-
최소 지연 시간을 갖는 CMOS buffer 회로의 설계 기법 ( The Design Methodology of Minimum-delay CMOS Buffer Circuits )
전자공학회논문지
1988 .05
-
Low-temperature polycrystalline silicon level shifter using capacitive coupling for low-power operation
Journal of information display
2010 .01
-
Low Power Consumption Level Shifter Using LTPS TFTs for System-On-Panel
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
Fabrication of Phase Shifter Using Multilayer Process
ICVC : International Conference on VLSI and CAD
1997 .01
-
X-Band 6-Bit Phase Shifter with Low RMS Phase and Amplitude Errors in 0.13-㎛ CMOS Technology
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
-
High-speed Level-Shifter Circuit Design For Display Panel Driver
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
A C-Band Phase Shifter in 0.18 ㎛ CMOS for Phased Array Antenna
대한전자공학회 ISOCC
2012 .11
-
표준 CMOS 공정에서의 LDMOS를 이용한 고속 레벨시프터 설계
대한전자공학회 학술대회
2007 .11
-
A 60 ㎓ Switched-Line Type Phase Shifter Using Body-Floating Switches
대한전자공학회 ISOCC
2013 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-003170424