모듈 수준 클록 게이팅을 위한 시뮬레이션 웨이브폼 분석 기법

김제선 ,  김영훈 ,  이혁재

대한전자공학회 학술대회

2010 .06

H.264 부호기의 모듈 수준 클럭 게이팅

김영훈 ,  김제선 ,  이혁재

대한전자공학회 학술대회

2009 .11

클록 게이팅 기반 상위 수준 전력 분석 사례

김종규 ,  이준환

대한전자공학회 학술대회

2013 .07

레지스터 그룹화와 RTL 시뮬레이션을 이용한 클록 게이팅

김제선 ,  김영훈 ,  이혁재

대한전자공학회 학술대회

2009 .11

클록 게이팅 기반 전력 모델 생성 방법에 관한 연구

김종규 ,  이준환

대한전자공학회 학술대회

2012 .06

New Logic Simulation by the Gate-Level Waveform Relaxation Method

Ki Jun Lee

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1988 .01

Automatic Register Transfer Level CAD Tool Design for Advanced Clock Gating and Low Power Schemes

Yunlong Zhang ,  Qiang Tong ,  Li Li 외 5명

대한전자공학회 ISOCC

2012 .11

클럭 게이팅 적용회로의 상위수준 전력 모델링

김종규 ,  이준환

전자공학회논문지

2015 .10

ACG와 Input/Output에 Clock Gating을 적용한 저전력 UART 설계

양현미 ,  김세호 ,  박근식 외 1명

대한전자공학회 학술대회

2009 .11

ODC 클록 게이팅을 이용한 저전력 프로세서 설계

김세호 ,  김희석

한국정보기술학회논문지

2008 .04

클럭 게이팅 기반 상위수준 전력 모델링

박정민 ,  이준환

한국통신학회 학술대회논문집

2011 .02

ACG기법을 이용한 Input/Output port 구현

박근식 ,  김세호 ,  김희석

대한전자공학회 학술대회

2010 .06

동작모드 파워 게이팅 회로를 위한 클락 게이팅 합성 기법

한인학 ,  김상민 ,  신영수

대한전자공학회 학술대회

2011 .06

RTL수준에서의 합성을 이용한 Gated Clock 기반의 Low-Power 기법

서영호 ,  박성호 ,  최현준 외 1명

한국정보통신학회논문지

2008 .03

A 23.52μW / 0.7V Multi-stage Flip-flop Architecture Steered by a LECTOR-based Gated Clock

P ,  itam Bhattacha ,  jee 외 2명

IEIE Transactions on Smart Processing & Computing

2017 .06

Novel RT Level Methodology for Low Power by Using Wasting Toggle Rate based Clock Gating

Li Li ,  Ken Choi ,  Seongmo Pa 외 2명

대한전자공학회 ISOCC

2009 .11

Clock-gating 을 고려한 저전력 8-bit 마이크로프로세서 설계에 관한 연구

전종식

한국전자통신학회 논문지

2007 .01

LECTOR Based Clock Gating for Low Power Multi-Stage Flip Flop Applications

P ,  itam Bhattacha ,  jee 외 2명

대한전자공학회 학술대회

2017 .01

Clock-Gating을 이용한 저전력 IMDCT 설계

김희석

한국정보기술학회논문지

2012 .02

Power Supply Noise Reduction by Clock Scheduling with Gate-Level Current Waveform Estimation

Yooseong Kim ,  Sangwoo Han ,  Juho Kim

대한전자공학회 ISOCC

2008 .11