지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2007.6
- 수록면
- 14 - 20 (7page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 개선된 성능을 갖는 4치 D-플립플롭을 제안하였다. 제안된 4치 D 플립플롭은 뉴런모스를 기반으로 바이어스 인버터, 온도계 코드 출력회로, EX-OR 게이트, 전달 게이트를 이용하여 4치 항등 논리회로(Identity logic circuit)를 구성하고, 이를 2진의 RS 래치 회로와 결합하여 설계하였다. 설계된 회로들은 3.3V 단일 공급 전원에서 0.35㎛ 1-poly 6-metal COMS 공정 파라미터 표준조건에서 HSPICE를 사용하여 모의실험 하였다. 모의실험 결과, 본 논문에서 제안된 4치 D 플립플롭은 100㎒ 전후까지의 빠른 동작속도로 측정되었으며 PDP(Power dissipation-delay time product)와 FOM(Figure of merit)은 각각 59.3pJ과 33.7로 평가되어졌다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 4치 D 플립플롭 구성회로
Ⅲ. 4치 D 플립플롭 설계
Ⅳ. 비교 및 검토
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (9)
참고문헌 신청
1. [학술지(정기간행물)] - / 2001 / Voltage-Mode Multi-Input MIN and MAX circuits for Multi-Valued logic circuits The Second JS-MVL2001 : 89 ~ 93
2. [학술지(정기간행물)] - / 2000.5 / Design of a quaternary latch circuit using a binary CMOS RS latch Proc. 30th ISMVL : 377 ~ 381
3. [학술지(정기간행물)] - / 2001.5 / A Three-Valued D Flip-Flop and shift register using Multiple -Junction surface tunnel transistors Proc. 31th ISMVL : 89 ~ 93
4. [학술지(정기간행물)] - / 2002.5 / Multi-Valued Flip-Flop with Neuron-CMOS NMIN circuits Proc. 32th ISMVL : 282 ~ 288
5. [학술지(정기간행물)] - / 1999.5 / Down literal circuit with Neuron-MOS transistors and its applications Proc. 29th ISMVL : 180 ~ 184
2. [학술지(정기간행물)] - / 2000.5 / Design of a quaternary latch circuit using a binary CMOS RS latch Proc. 30th ISMVL : 377 ~ 381
3. [학술지(정기간행물)] - / 2001.5 / A Three-Valued D Flip-Flop and shift register using Multiple -Junction surface tunnel transistors Proc. 31th ISMVL : 89 ~ 93
4. [학술지(정기간행물)] - / 2002.5 / Multi-Valued Flip-Flop with Neuron-CMOS NMIN circuits Proc. 32th ISMVL : 282 ~ 288
5. [학술지(정기간행물)] - / 1999.5 / Down literal circuit with Neuron-MOS transistors and its applications Proc. 29th ISMVL : 180 ~ 184
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
뉴런 모스 기반의 4치 논리게이트를 이용한 동기식 4치 카운터 설계
전자공학회논문지-SD
2005 .03
-
저 전력 회로에 적합한 고 성능 이중 에지 트리거 플립플롭 설계
한국정보기술학회논문지
2014 .06
-
DFV 기능을 갖춘 플립플롭 설계
대한전자공학회 학술대회
2009 .05
-
매트릭스형 전극 구동용 스태틱 플립플롭 회로의 설계기법에 관한 연구 ( The Study on the Design of Static Flip-Flop Circuits for the Driving of Matrix Type Electrodes )
전자공학회논문지-A
1993 .07
-
저전력 시스템에서 동적 플립플롭의 노이즈 분석
대한전자공학회 학술대회
2010 .06
-
Two-Edge 동기식 J-K 플립플롭 설계 ( Two-Edge Triggered J-K Flip-Flop Design )
한국통신학회 학술대회논문집
1992 .01
-
Two-Edge 동기식 J-K 플립플롭 설계
한국통신학회 학술대회논문집
1992 .07
-
QCA기반 D 플립플롭을 이용한 에너지 손실 최소화를 위한 분석
Proceedings of KIIT Conference
2019 .11
-
새로운 광 플립플롭 ( A New Optical Fiip-Flop )
대한전자공학회 학술대회
1985 .01
-
전하 공유 및 글리치 최소화를 위한 D-플립플롭
전자공학회논문지-SC
2002 .07
-
소프트 오류에 강인한 펄스 기반의 플립플롭 설계
Proceedings of KIIT Conference
2010 .05
-
듀얼 데이터 감지 기법을 이용한 초 저전력 플립플롭의 설계
대한전자공학회 학술대회
2020 .08
-
새로운 고속 저전력 TSPC D-플립플롭을 사용한 CMOS Dual-Modulus 프리스케일러 설계
전기전자학회논문지
2005 .12
-
SPICE를 이용한 다이나믹 D 플립플롭의 성능 연구
한국통신학회 학술대회논문집
1991 .08
-
함수 및 위상 분석을 이용한 부분스캔 플립플롭 선택 알고리듬 ( An Algorithm for Partial Scan Flip-Flop Selection Using Functional and Topological Analysis )
대한전자공학회 학술대회
1996 .01
-
An Algorithm for Partial Scan Flip-Flop Selection Using Functional and Topological Analysis
대한전자공학회 학술대회
1996 .05
-
AC PDP를 위한 SPIDER(Sustainer with Primary sided Integration of DC/DC converter and Energy Recovery) 회로
전력전자학회 학술대회 논문집
2010 .07
-
새로운 D 플립플롭을 사용한 1.7GHz 프리스케일러
대한전자공학회 기타 간행물
2001 .11
-
저가형 PDP 구동 회로를 위한 단일 스위치 에너지 회수 회로
전력전자학회 학술대회 논문집
2005 .07
-
QCA 클록킹 방식의 D 플립플롭을 이용한 프로그램 가능한 양자점 셀 구조의 설계
한국산업정보학회논문지
2014 .12
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-016740566