메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
한국전기전자학회 전기전자학회논문지 전기전자학회논문지 제9권 제2호
발행연도
2005.12
수록면
152 - 160 (9page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

2006

2.5㎓ 0.25㎛ CMOS Dual-Modulus 프리스케일러 설계
오근창 ,  강기섭 ,  박종태 외 1명 대한전기학회 학술대회 논문집 2006.10 학술대회자료

2005

새로운 고속 저전력 TSPC D-플립플롭을 사용한 CMOS Dual-Modulus 프리스케일러 설계
오근창 ,  이재경 ,  강기섭 외 2명 전기전자학회논문지 2005.12 학술저널

초록· 키워드

오류제보하기
프리스케일러는 PLL을 이용한 주파수합성기의 동작속도를 좌우하는 중요한 구성블록으로써, 고속 동작 특성과 저전력 소모 특성을 동시에 만족해야 한다. 따라서 프리스케일러에 사용되는 D-플립플롭의 설계가 중요하다. 기존의 TSPC D-플립플롭은 출력단의 글리치나 비대칭적인 전파지연시간, 클럭의 프리차지구간에서 내부노드의 불필요한 충 방전으로 인해 소비전력이 증가하는 단점이 있다. 본 논문에서는 이러한 단점을 개선한 새로운 동적 플립플롭을 제안하였다. 제안한 플립플롭은 방전억제방식을 사용하여 글리치를 최소화하였고, 대칭적 전파지연시간을 만들어줌으로써 속도를 향상시켰으며, 불필요한 방전을 제거하여 저전력 특성을 얻을 수 있었다. 제안된 플립플롭의 성능평가를 위해 CMOS 공정변수를 이용하여 128/129 분주 프리스케일러를 구성한 결과 최대 5GHz까지 동작 하였으며, 이는 같은 조건에서 4.5GHz까지 동작하는 기존의 회로에 비해 향상된 결과이다. 또한 4GHz에서 전력소모가 0.394mW로 기존구조에 비해 약 34%의 전력소모를 줄일 수 있다.
#discharge suppression #frequency synthesizer #PLL #Prescaler #TSPC D-flip flop

목차

등록된 정보가 없습니다.

참고문헌 (10)

참고문헌 신청
[학술지(정기간행물)] - B. Razavi / 1998. / (-) RF Microelectronics google schola [학술지(정기간행물)] - R. J. Baker / 1998. / CMOS Circuit Design, Layout, and Simulation google schola [학술지(정기간행물)] - J. Yuan / feb.1989. / High-speed CMOS circuit technique 24 (1) : 62 ~ 70 google schola [학술지(정기간행물)] - R. Ro새로운 고속 저전력 TSPC D-플립플롭을 사용한 CMOS Dual-Modulus 프리스케일러 설계genmoser / 1994.05 / 1.57GHz asyn81chronous and 1.4GHz dual-modulus 1.2-um CMOS prescalers san diego : 387 ~ 390 google schola [학술지(정기간행물)] - Q. Huang / mar.1996. / Speed optimization of edge-triggered CMOS circuits for gigahertz single-phase clocks 31 : 456 ~ 465 google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

고속 저전력 D-플립플롭을 이용한 프리스케일러 설계
박경순 ,  서해준 ,  윤상일 외 1명 전자공학회논문지-SD 2005 .08
안정적인 고속동작을 위한 다이내믹 D Flip-Flop
송명수 ,  허준호 ,  김수원 전자공학회논문지-SD 2002 .12
이중 PLL 구조 주파수 합성기의 위상 잡음 개선
김정훈 ,  박범준 ,  김지흥 외 1명 한국전자파학회논문지 2014 .09
빠른 Lock-Time을 위한 다중 이득 제어 디지털 위상 주파수 검출기
홍종필 전자공학회논문지 2014 .02
2차-RC 필터와 Sample-Hold 커패시터로 구성된 루프 필터와 단방향 전하펌프를 가진 PLL
백승하 ,  최영식 한국정보통신학회논문지 2013 .10

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2017-056-001393736