지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2007.3
- 수록면
- 52 - 58 (7page)
이용수
초록· 키워드
오류제보하기
본 논문은 FPD(Flat Panel Display)용 TCON(Timing Controller) 칩의 PLL에 관한 것이다. 최근 TCON에서는 8～135㎒의 넓은 주파수 영역 동작을 위한 PLL을 요구하고 있다. 이것을 만족시키기 위하여, 새로운 구조의 V-I 변환기 회로를 설계하였다. 새로운 구조의 V-I 변환기는 VCO의 동작 주파수 범위를 결정하는 최소/최대 전류 비율을 최대한 증가시켰고 또한 VCO의 선형성도 보장하였다. 측정 결과 8～135㎒내에서 100ps 근처의 RMS 지터을 가짐으로 FPD용 TCON칩의 IP로 적합한 특성을 가지게 되었다 . 설계된 회로는 TSMC 0.25㎛ 1-poly 3-metal CMOS 공정으로 구현하였으며, 2.5V 공급 전원에서 8～135㎒로 동작하도록 설계 하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 전압-전류 변환기(V-I Converter)
Ⅲ. 구현 및 측정
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (4)
참고문헌 신청
1. [학술지(정기간행물)] - / 1996 / Low-jitter and process- independent DLL and PLL based on self-biased techniques 31 : 1728 ~ 1732
2. [학술지(정기간행물)] - / / A PLL Clock Generator with 5 to 110MHz of Lock Range for Microprocessors IEEE Journal of Solid-State Circuits Presents the practical design of a CMOS delay element
3. [학술지(정기간행물)] - / 1992 / 35V CMOS PLL for Microprocessor Clock Generation IEEE Journal of Solid-State Circuits (v) : 5 1599 ~ 1607
4. [학술지(정기간행물)] - / 2005 / CMOS Circuit Design, Layout and Simulation : 564 ~ 565
2. [학술지(정기간행물)] - / / A PLL Clock Generator with 5 to 110MHz of Lock Range for Microprocessors IEEE Journal of Solid-State Circuits Presents the practical design of a CMOS delay element
3. [학술지(정기간행물)] - / 1992 / 35V CMOS PLL for Microprocessor Clock Generation IEEE Journal of Solid-State Circuits (v) : 5 1599 ~ 1607
4. [학술지(정기간행물)] - / 2005 / CMOS Circuit Design, Layout and Simulation : 564 ~ 565
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
전원 전압 변화에 둔감한 PLL을 위한 V-I 변환기 설계
전자공학회논문지-SD
2007 .03
-
향상된 부 스큐 고속 VCO를 이용한 초고주파 PLL
전자공학회논문지-SC
2005 .11
-
9.4GHz PLL VCO의 설계에 관한 연구 ( A Study on the Design of 9.4GHz PLL VCOs )
대한전자공학회 학술대회
1993 .05
-
주파수 합성기를 위한 PLL 설계
한국통신학회 학술대회논문집
1998 .07
-
주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )
한국통신학회 학술대회논문집
1998 .01
-
초 광대역용 PLL 설계에 관한 연구
한국인터넷방송통신학회 논문지
2010 .01
-
저전력 저잡음 클록 합성기 PLL 설계
대한전기학회 학술대회 논문집
2006 .10
-
무정전전원장치에 적합한 주파수 제한기와 안티 와인드업을 가지는 새로운 3상 전원각 정보 추출 방식
한국산학기술학회 논문지
2006 .12
-
무정전전원장치에 적합한 새로운 전원각 정보 추출 기술
한국산학기술학회 학술대회논문집
2004 .06
-
저전압 , 고속동작을 하는 위상 동기 루프 ( PLL ) 의 설계 ( Design of PLL for Low Voltage and High Speed Operation )
대한전자공학회 학술대회
1998 .11
-
저전압, 고속동작을 하는 위상 동기 루프(PLL)의 설계
대한전자공학회 학술대회
1998 .11
-
보드 설계에 따른 Adaptive Bandwidth PLL의 성능 분석
전자공학회논문지-SD
2008 .04
-
고주파 PLL을 위한 VCO 및 PFD 설계에 관한 연구
전기학회논문지
1998 .11
-
디지털 PLL을 위한 높은 해상도를 갖는 시간-디지털 변환기의 연구
대한전자공학회 학술대회
2008 .06
-
저 전력 시스템을 위한 파워다운 구조를 가지는 이중 전하 펌프 PLL 기반 클록 발생기
전자공학회논문지-SD
2005 .11
-
초고속 DH-PLL(Digital Hybrid PLL) 주파수 합성기의 설계와 동작 특성
한국통신학회 학술대회논문집
2004 .11
-
무정전전원장치에 적합한 주파수 제한기와 안티 와인드업을 가지는 PLL 방식
전력전자학회 학술대회 논문집
2004 .07
-
드레인 정규화 감지회로를 이용한 차동 PLL 설계 및 차동 공정보상기법
전기전자학회논문지
2005 .07
-
버니어 지연 VCO를 이용한 다중위상발생 PLL
전기전자학회논문지
2006 .07
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-016556664