고속 디지털 시스템을 위한 60MHz PLL의 설계 ( Design of 60 MHz PLL for high speed digital system )

김윤기 ,  이영희

대한전자공학회 학술대회

1995 .01

빠른 고정 시간과 작은 지터를 갖는 PLL의 설계

오름 ,  김두곤 ,  우영신 외 1명

대한전기학회 학술대회 논문집

2000 .07

무정전전원장치에 적합한 새로운 전원각 정보 추출 기술

지준근

한국산학기술학회 학술대회논문집

2004 .06

향상된 부 스큐 고속 VCO를 이용한 초고주파 PLL

김성하 ,  김삼동 ,  황인석

전자공학회논문지-SC

2005 .11

무정전전원장치에 적합한 주파수 제한기와 안티 와인드업을 가지는 새로운 3상 전원각 정보 추출 방식

지준근

한국산학기술학회 논문지

2006 .12

초 광대역용 PLL 설계에 관한 연구

이용우 ,  이일규 ,  오승엽

한국인터넷방송통신학회 논문지

2010 .01

9.4GHz PLL VCO의 설계에 관한 연구 ( A Study on the Design of 9.4GHz PLL VCOs )

정용성 ,  김진수 ,  변종대 외 1명

대한전자공학회 학술대회

1993 .05

여러 Power Distribution Networks에서 PLL의 지터 성능 분석

손영상 ,  위재경

대한전자공학회 학술대회

2008 .05

디지털 신호처리 기술을 이용한 PLL에 관한 연구 ( A Study on PLL by Using DSP Techniques )

오동진 ,  조권도 ,  부수일 외 1명

대한전자공학회 학술대회

1992 .01

가상 2상 방식을 사용한 단상 PLL 알고리즘의 성능 비교

이용석 ,  지준근

대한전기학회 학술대회 논문집

2006 .10

저전력 저잡음 클록 합성기 PLL 설계

박준규 ,  심현철 ,  박종태 외 1명

대한전기학회 학술대회 논문집

2006 .10

실시간 시뮬레이션 시스템을 이용한 PLL 설계

김태훈 ,  박태식

Proceedings of KIIT Conference

2018 .06

베이스 밴드 신호에서 PLL에 대한 지터 해석 ( Jitter Analysis for the PLL in the Baseband Signal )

유흥균 ,  안수길

전자공학회논문지

1987 .01

무정전전원장치에 적합한 주파수 제한기와 안티 와인드업을 가지는 PLL 방식

지준근 ,  김효성 ,  설승기 외 1명

전력전자학회 학술대회 논문집

2004 .07

주파수 합성기를 위한 PLL 설계

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .07

주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .01

Benchmarking of Small-signal Dynamics of single-phase PLLs

Chong Zhang ,  Xiongfei Wang ,  F 외 3명

ICPE(ISPE)논문집

2015 .06

PLL 속도제어 시스템에서 LEAD 보상기 설계에 관한 연구

서인용 ,  박한용 ,  황영문

대한전기학회 학술대회 논문집

1988 .11

A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions

Reyyan AhmadKhan ,  Muhammad Noman Ash ,  af 외 1명

전력전자학회 학술대회 논문집

2017 .11