저 전력 기술 매핑을 위한 게이트 재합성 ( Lower Power-Driven Resynthesis on Mapped Circuits )

김현상 ,  조준동

대한전자공학회 학술대회

1997 .07

저 전력 기술 매핑을 위한 게이트 재합성

김현상 ,  조준동

대한전자공학회 학술대회

1997 .06

액정 표시 소자를 이용한 광 논리 게이트에 관한 연구 ( A Study on the Optical Logic Gates Using Liquid Crystal Displays )

송주소 ,  권원현 ,  은재정 외 1명

전자공학회논문지

1988 .07

논리 회로의 기술 매핑 시스템 설계 ( Design of a Technology Mapping System for Logic Circuits )

김태선 ,  황선영

전자공학회논문지-A

1992 .02

리튬전지(電池) 양극(陽極) 재합성시(再合成時) 흑연(黑鉛) 도전재(導電材) 혼합방법(混合方法)이 전극특성(電極特性)에 미치는 영향(影響)

이철경 ,  김태현

자원리싸이클링

2010 .01

위상공액파의 코릴레이션 기법을 이용한 광논리게이트의 구현 ( Implementation of Optical Logic Gates Using the Correlation Technique of Optical Phase Conjugation )

엄순영 ,  이권연 ,  권원현 외 1명

한국통신학회 학술대회논문집

1989 .01

Large-Area CVD-grown Sub-2V ReS2 Transistors and Logic Gates

Ajjipo ,  n Dathbun ,  김영찬 외 5명

한국고분자학회 학술대회 연구논문 초록집

2017 .10

a-Si:H TFT를 이용한 향상된 성능의 다이나믹 N-Channel 논리 게이트 회로

박규태 ,  최병덕

대한전자공학회 학술대회

2011 .11

[초청논문] Recent Advances on All-Optical Logic Gates

김재헌 ,  변영태 ,  이석 외 2명

한국통신학회 기타 간행물

2009 .12

게이트 · 레벨 논리 시뮬레이션 ( Gate Level Logic Simulation )

고성원 ,  박성범 ,  정정화

대한전자공학회 학술대회

1984 .01

게이트 레벨 논리 검증 시스템 ( A Gate Level Logic Verification System )

최훈규 ,  김성수 ,  권용준 외 1명

대한전자공학회 학술대회

1987 .05

새로운 전광 OR 논리 게이트

변영태 ,  김재헌 ,  전영민 외 3명

한국통신학회 기타 간행물

2001 .10

GaAs 논리회로를 이용한 고속 4 : 1 MUX 설계에 관한 연구 ( A design of high-speed 4 : 1 Multiplexer using Logic Gates )

김학선 ,  윤몽한 ,  조희철 외 2명

한국통신학회 학술대회논문집

1988 .01

CMOS Complex Gates의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Complex Gates )

조상복 ,  임인칠

전자공학회지

1984 .09

Accurate Current Model for CMOS Gates

Jyh He ,  ng Wang ,  Jen Teng Fan 외 1명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1993 .01

A Three Gates Single-Electron Transistor Model for Circuit Simulation by SPICE

YunSeop Yu ,  Nam-Ho Kim ,  Chanho Lee 외 6명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2006 .07

반도체 광증폭기를 이용한 전광 논리소자와 응용

변영태 ,  김재헌 ,  전영민 외 3명

한국통신학회 기타 간행물

2002 .10

CMOS 디지털 게이트의 최대소모전력 예측 매크로 모델

金東郁

전기학회논문지 A

1999 .10

Patterning of Sub-0.18mm Logic Gates with Phase-Edge PSM

D. Cha ,  J. Kye ,  N. Seong 외 3명

International Conference on Electronics, Informations and Communications

1998 .01

Closed-Form Expressions for Short-Circuit Power of Short-Channel CMOS Gates and its Scaling Characteristics

Kouichi Nose ,  Takayasu Saku ,  ai

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01