Accurate Current Model for CMOS Gates

Jyh He ,  ng Wang ,  Jen Teng Fan 외 1명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1993 .01

CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )

조상복 ,  임인칠

전자공학회지

1984 .11

CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits )

정준모 ,  장원학 ,  임인칠

대한전자공학회 학술대회

1988 .11

Closed-Form Expressions for Short-Circuit Power of Short-Channel CMOS Gates and its Scaling Characteristics

Kouichi Nose ,  Takayasu Saku ,  ai

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

CMOS 디지털 게이트의 최대소모전력 예측 매크로 모델

金東郁

전기학회논문지 A

1999 .10

CMOS회로의 고장 검출을 위한 테스트 생성 알고리즘

김윤홍 ,  이재민 ,  한석붕 외 2명

대한전자공학회 학술대회

1986 .12

CMOS 회로의 고장 검출을 위한 테스트 생성 알고리즘 ( A New Test Generation Algorithm for Detection of Faults in CMOS Circuits )

김윤홍 ,  이재민 ,  한석붕 외 2명

대한전자공학회 학술대회

1986 .01

Testability를 높이기 위한 Sea-of-Gates 구조에 관한 연구 ( A Study on the Sea-of-Gates Structure to Enhance Testability )

윤인수 ,  채수익

대한전자공학회 학술대회

1992 .01

MOSFET 특성에 기초한 CMOS 디지털 게이트의 최대소모전력 예측모델 ( Maximum Power Dissipation Estimation Model of CMOS digital Gates based on Characteristics of MOSFET )

김동욱 ,  정병권

전자공학회논문지-C

1999 .09

High Frequency Divider Using Inverter and Transmission Gates

Jihoon Kim ,  Wooyeol Choi ,  Youngwoo Kwon

대한전자공학회 ISOCC

2005 .10

Large-Area CVD-grown Sub-2V ReS2 Transistors and Logic Gates

Ajjipo ,  n Dathbun ,  김영찬 외 5명

한국고분자학회 학술대회 연구논문 초록집

2017 .10

CMOS 게이트를 이용한 연산증폭기와 Switched Capacitor Filter의 설계에 관한 연구 ( Design of Operational Amplifier and Switched Capacitor Filter Using CMOS Gates )

양창섭 ,  정창훈 ,  박종식

한국통신학회 학술대회논문집

1989 .01

CMOS 게이트를 이용한 연산증폭기와 Switched Capacitor Filter의 설계에 관한 연구 ( Design of Operational Amplifier and Switched Capacitor Filter Using CMOS Gates )

양창섭 ,  정창훈 ,  박종식

특정연구 결과 발표회 논문집

1989 .01

[초청논문] Recent Advances on All-Optical Logic Gates

김재헌 ,  변영태 ,  이석 외 2명

한국통신학회 기타 간행물

2009 .12

연결 그래프를 이용한 CMOS 논리회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Logic Circuits Using Connection Graph )

조상복 ,  신용철 ,  임인칠

대한전자공학회 학술대회

1984 .01

기고 - 당당한 서울의 성문

짐 앳킨스 ,  조성중

건축사

2012 .01

Dual Stimuli-responsive Membranes for Multiple On-Off Gates

이봄이 ,  김진곤

한국고분자학회 학술대회 연구논문 초록집

2015 .10

Dual Stimuli-responsive Membranes for Multiple On-Off Gates

이봄이 ,  전금혜 ,  현승 외 1명

한국고분자학회 학술대회 연구논문 초록집

2014 .04

CMOS 테스트를 위한 Built-In Self-Test 회로 설계 ( A Built-In Self-Test Method for CMOS Circuits )

김윤홍 ,  임인칠

전자공학회논문지-B

1992 .09

A New EEPROM with Side Floating Gates Having Different Work Function from Control Gate

Youngjoon Ahn ,  Sangyeon Han ,  Hoon Kim 외 2명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2002 .09