조합논리회로의 타이밍 최적화를 위한 테크놀로지 매핑 알고리듬에 관한 연구 ( A Study on Technology Mapping Algorithm for Timing Optimization of Combinational Logic Circuits )

주진태 ,  이재흥 ,  정정화

대한전자공학회 학술대회

1991 .11

타이핑 최적화 기술 매핑 시스템의 설계 ( Design of a Time Optimized Technology Mapping System )

이상우 ,  황선영

전자공학회논문지-A

1994 .04

순차회로를 위한 효율적인 FPGA 매핑

이준용

한국정보과학회 학술발표논문집

1998 .10

Computer Aided Design of Sequential Logic Circuits (Case of Synchronous Sequential Logic Circuits)

金敬植 ,  趙東燮 ,  黃熙隆

전기학회논문지

1984 .04

Computer-Aided Design of Sequential Logic Circuits (Case of Asynchronous Sequential Logic Circuits)

金炳喆 ,  趙東燮 ,  黃熙隆

전기학회논문지

1984 .02

실시간 모바일 매핑시스템을 위한 웹기반 매핑플랫폼 연구

이종기 ,  권재현 ,  성정곤 외 1명

대한토목학회 학술대회

2003 .10

모바일 매핑 시스템 개발

최경아 ,  오소정 ,  이임평 외 1명

대한토목학회 학술대회

2007 .10

손으로 그린 논리회로 도형의 인식에 관한 연구

김은중 ,  김태균

대한전자공학회 학술대회

1986 .12

손으로 그린 논리회로 도형의 인식에 관한 연구 ( A study on the recognition of hand-drawn Logic circuit diagrams )

김윤중 ,  김태균

대한전자공학회 학술대회

1986 .01

기초회로실험을 통한 여러 가지 회로 설계

진정아 ,  최연성 ,  김잔디 외 1명

대한전자공학회 학술대회

2014 .11

I2L 배열에 의한 다치논리 회로의 설계 ( Design of Multivalued Logic Circuits using I2L Array )

유인권 ,  성현경 ,  김흥수

대한전자공학회 학술대회

1986 .01

I²L 배열에 의한 다치논리 회로의 설계

유인권 ,  성현경 ,  김흥수

대한전자공학회 학술대회

1986 .12

IC 설계를 위한 논리와 회로 시뮬레이션 ( Logic and Circuit Simulation for Intergated Circuits )

이기준

전자공학회지

1995 .08

논리값 제약을 갖는 스캔 설계 회로에서의 자동 시험 패턴 생성 ( A Method to Generate Test Patterns for Scan Designed Logic Circuits under Logic Value Constraints )

박은세

전자공학회논문지-A

1994 .02

온라인 설계 맵핑을 이용한 웹 기반 디지털 논리 회로 가상 실험 시스템의 구현

서삼준 ,  김동식

제어로봇시스템학회 논문지

2005 .06

MUX 구조 FPGA의 기술 매핑을 위한 논리 최적화 기법

김재범 ,  전주식

한국정보과학회 학술발표논문집

1996 .04

복수 개의 매핑 테이블을 지원하는 페이지 매핑 기법

조윤장 ,  이태화 ,  강주영 외 2명

한국정보과학회 학술발표논문집

2013 .11

9. Emitter Function Logic을 이용한 논리회로 설계 및 응용에 관한 연구

이은설 ,  김희석 ,  임제탁

대한전자공학회 학술대회

1981 .08

Emitter Function Logic을 이용한 논리회로 설계 및 응용에 관한 연구

이은설 ,  김희석 ,  임제탁

대한전자공학회 학술대회

1981 .01