지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Pseudo-exhaustive Test를 위한 회로 분할에 관한 연구 ( A Study on the Circuit Partitioning for Pseudo-exhaustive Test )
대한전자공학회 학술대회
1995 .01
다단 레벨 조합논리 회로의 Net-list 를 이용한 Pseudo-exhaustive Test 에 관한 연구 ( A Study on the Pseudo-exhaustive Test using a Net-list of Multi-level Combinational Logic Circuits )
전자공학회논문지-B
1993 .05
관계행열을 이용한 회로의 의사-전체검사 패턴 생성 ( Generation of Pseudo-exhaustive Test Patterns Using D ( N ) for the Circuit Under Test )
전자공학회논문지
1990 .07
부가선을 이용한 의사 exhaustive 테스터블 PLA 설계
대한전자공학회 학술대회
1994 .11
부가선을 이용한 의사 exhaustive 테스터블 PLA 설계 ( Pseudo Exhaustive Testable PLA Design using the Extra lines )
대한전자공학회 학술대회
1994 .11
Non-Exhaustive, Overlapping K-means를 이용한 생물학 데이터 분석
한국정보과학회 학술발표논문집
2017 .12
디지털 시스템의 Net-list를 이용한 안전-전체검사에 관한 연구 ( A Study on the Pseudo-Exhaustive Testing Using a Net-List of Digital Systems . )
대한전자공학회 학술대회
1991 .11
Pseudo-2축 제어 시스템 개발 ( Development of Pseudo-2 Axes Control System )
대한기계학회 춘추학술대회
1996 .01
조합 논리 회로의 기능적 출력 검증을 위한 의사-전체검사 패턴 생성에 관한 연구 ( A Study on the Pseudo-Exhaustive Test Pattern Generation for the Functional Output Verification of Combinational Logic Circuits )
대한전자공학회 학술대회
1990 .01
Net-list를 이용한 조합 논리 회로의 의사-전체검사 패턴생성에 관한 연구
대한전자공학회 학술대회
1990 .11
Net-list를 이용한 조합 논리 회로의 의사-전체검사 패턴생성에 관한 연구 ( A Study on the Pseudo-exhaustive Test Pattern Generation of Combinational Logic Circuits Using the Net-list )
대한전자공학회 학술대회
1990 .11
ML 알고리즘 기반의 도래각 추정을 위한 비용 함수의 초기화 방법 비교
한국통신학회논문지
2008 .01
유사동적실험의 액추에이터 제어 오차에 대한 보정 알고리즘 제안
대한건축학회 학술발표대회 논문집
2017 .10
Exhaustive 테스트 기법을 사용한 효율적 병렬테스팅
정보과학회논문지 : 시스템 및 이론
2003 .04
New correlations on Pseudo shock wave
대한기계학회 춘추학술대회
2018 .04
Pseudo-Spark 방전 특성의 해석(1)
대한전기학회 학술대회 논문집
1994 .07
Pseudo-2축 로봇 모듈의 유전 알고리즘에 근거한 퍼지 제어
Journal of the Korean Society for Precision Engineering
1998 .01
A Correcting / Recomposing Algorithm for Logic Design Using Backward Exhaustive Verification
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1991 .01
LSI/VLSI의 의사-전체검사를 위한 Fault Simulator 개발에 관한 연구 ( A Study on the Development of Fault Simulator for the Pseudo-exhaustive Test of LSI/VLSI )
전자공학회논문지-B
1995 .04
0