Net-list를 이용한 조합 논리 회로의 의사-전체검사 패턴생성에 관한 연구 ( A Study on the Pseudo-exhaustive Test Pattern Generation of Combinational Logic Circuits Using the Net-list )

김진문 ,  이강현 ,  박종백 외 1명

대한전자공학회 학술대회

1990 .11

Net-list를 이용한 조합 논리 회로의 의사-전체검사 패턴생성에 관한 연구

김진문 ,  이강현 ,  박종백 외 1명

대한전자공학회 학술대회

1990 .11

디지털 시스템의 Net-list를 이용한 안전-전체검사에 관한 연구 ( A Study on the Pseudo-Exhaustive Testing Using a Net-List of Digital Systems . )

이강현 ,  김용득

대한전자공학회 학술대회

1991 .11

Pseudo-exhaustive Test를 위한 회로 분할에 관한 연구 ( A Study on the Circuit Partitioning for Pseudo-exhaustive Test )

정호성 ,  이영호 ,  정정화

대한전자공학회 학술대회

1995 .01

A New Pseudo-Exhaustive Testing Using t-distribution

Kang Hyeon Rhee

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1997 .01

조합 논리 회로의 기능적 출력 검증을 위한 의사-전체검사 패턴 생성에 관한 연구 ( A Study on the Pseudo-Exhaustive Test Pattern Generation for the Functional Output Verification of Combinational Logic Circuits )

김진문 ,  이강현 ,  김용득

대한전자공학회 학술대회

1990 .01

관계행열을 이용한 회로의 의사-전체검사 패턴 생성 ( Generation of Pseudo-exhaustive Test Patterns Using D ( N ) for the Circuit Under Test )

이강현 ,  김용득

전자공학회논문지

1990 .07

계층적 NET LIST를 위한 효과적인 자료구조 ( An Efficient Data Structure for Hierarchical Net List )

정갑중 ,  서한석 ,  김춘경

대한전자공학회 학술대회

1990 .07

부가선을 이용한 의사 exhaustive 테스터블 PLA 설계

이병양 ,  차용철 ,  이광훈 외 7명

대한전자공학회 학술대회

1994 .11

부가선을 이용한 의사 exhaustive 테스터블 PLA 설계 ( Pseudo Exhaustive Testable PLA Design using the Extra lines )

이병양 ,  차용철 ,  이광훈 외 7명

대한전자공학회 학술대회

1994 .11

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

한국통신학회 학술대회논문집

1988 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

특정연구 결과 발표회 논문집

1988 .01

Non-Exhaustive, Overlapping K-means를 이용한 생물학 데이터 분석

이정주 ,  황지영

한국정보과학회 학술발표논문집

2017 .12

신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks )

김영우 ,  임인칠

전자공학회논문지-A

1993 .09

유사조합 회로로의 변환에 기초한 부분 스캔 기법을 이용한 디지탈 순차 회로의 테스트 기법 연구

閔炯福

전기학회논문지

1994 .03

조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )

고경식 ,  허웅

전자공학회지

1974 .11

신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Automatic Test Generation for combinational Logic Circuits Using Neural Networks )

김근수 ,  신종훈 ,  하상진 외 5명

대한전자공학회 학술대회

1992 .11

Pseudo-2축 제어 시스템 개발 ( Development of Pseudo-2 Axes Control System )

신승호 ,  강희준 ,  이흥희 외 2명

대한기계학회 춘추학술대회

1996 .01

조합논리회로의 결함검출시험에 관한 연구 ( A Study on Fault Detection Tests for Combinational Logic Networks )

최흥문

전자공학회지

1978 .01