A Logic Verification ＆ Synthesis System ( I ) ( A Logic Verification and Synthesis System ( 1 ) )

조중휘 ,  이성봉 ,  박성범 외 1명

대한전자공학회 학술대회

1985 .01

A New Pseudo-Exhaustive Testing Using t-distribution

Kang Hyeon Rhee

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1997 .01

Non-Exhaustive, Overlapping K-means를 이용한 생물학 데이터 분석

이정주 ,  황지영

한국정보과학회 학술발표논문집

2017 .12

Pseudo-exhaustive Test를 위한 회로 분할에 관한 연구 ( A Study on the Circuit Partitioning for Pseudo-exhaustive Test )

정호성 ,  이영호 ,  정정화

대한전자공학회 학술대회

1995 .01

조합 논리 회로의 기능적 출력 검증을 위한 의사-전체검사 패턴 생성에 관한 연구 ( A Study on the Pseudo-Exhaustive Test Pattern Generation for the Functional Output Verification of Combinational Logic Circuits )

김진문 ,  이강현 ,  김용득

대한전자공학회 학술대회

1990 .01

FINGERPRINT VERIFICATION SYSTEM - VERIFICATION ALGORITHM -

K. Fukue ,  H. Shimoda ,  T. Sakata

IEEE Region 10 Conference

1987 .01

다단 레벨 조합논리 회로의 Net-list 를 이용한 Pseudo-exhaustive Test 에 관한 연구 ( A Study on the Pseudo-exhaustive Test using a Net-list of Multi-level Combinational Logic Circuits )

이강현 ,  김진문 ,  김용득

전자공학회논문지-B

1993 .05

Verification of results

Jens Holge ,  Rindel

한국소음진동공학회 세미나자료집

2009 .11

부가선을 이용한 의사 exhaustive 테스터블 PLA 설계

이병양 ,  차용철 ,  이광훈 외 7명

대한전자공학회 학술대회

1994 .11

부가선을 이용한 의사 exhaustive 테스터블 PLA 설계 ( Pseudo Exhaustive Testable PLA Design using the Extra lines )

이병양 ,  차용철 ,  이광훈 외 7명

대한전자공학회 학술대회

1994 .11

LOGIC-CHECKER : A CORRECTING FUNCTION FOR GATE ERRORS IN LOGIC SIMULATION AND ITS IMPLEMENTATION

Satoshi Wakabayashi ,  Hi ,  oyuki Ishikawa 외 1명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01

PID Control Design with Exhaustive Dynamic Encoding Algorithm for Searches (eDEAS)

Jong-Wook Kim ,  Sang Woo Kim

International Journal of Control, Automation, and Systems

2007 .12

A Logic Verification of Hardware-Software Co-design to Develop a SoC Device

Kiyoaki Hoshino ,  Hideo A ,  aki 외 4명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

Logic Simulation

권태욱

대한전자공학회 단기강좌

1983 .01

ML 알고리즘 기반의 도래각 추정을 위한 비용 함수의 초기화 방법 비교

조상호 ,  이준호

한국통신학회논문지

2008 .01

A Rule - Based Hardware Description Language and Verification of Logic Circuits

조동섭 ,  황희융

한국정보과학회 학술발표논문집

1986 .10

확장논리에 기초한 순차디지털논리시스템 및 컴퓨터구조에 관한 연구

박춘명

한국인터넷방송통신학회 논문지

2008 .01

A Numerical Study of Three-Dimensional Backward-Facing Step Flow

S. O. Pa ,  k ,  K. S. Lim 외 1명

KSME International Journal

1993 .03

소세원도 재구성에 의한 설계방법의 연구 ( A Study on the Methology of Design According ro Recompose the Map of SO-SE-WON )

이회자 ,  정진원 ,  한영경

대한건축학회 논문집

1997 .11

A New Algorithm for Optimal State Assignment in Multi-level Logic Design

Jae Yun Lim ,  Kee Hee Lee ,  Jae Min Lee 외 1명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01