지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
교번 간축 알고리즘에 기반한 움직임 추정기의 VLSI 설계에 관한 연구 ( A VLSI Architecture for the Alternative Subsampling-Based Motion Estimation )
CAD 및 VLSI 설계연구회지
1996 .01
A VLSI Architecture for the Alternative Subsampling Based Block Matching Algorithm
대한전자공학회 기타 간행물
1994 .01
블록 정합 알고리듬의 효율적인 VLSI설계 ( An Efficient VLSI Implementation for Block Image Algorithm )
대한전자공학회 학술대회
1994 .01
완전 탐색 블록 정합 알고리즘의 실시간 실현을 위한 VLSI 처리기 ( A VLSI Processor for the Real-Time Realization of Full Search Block Matching Algorithm )
한국통신학회 학술대회논문집
1990 .01
VLSI Design of HAS-160 Algorithm
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
블럭정합알고리즘의 고속처리를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed Processing of Block Matching Algorithm )
한국통신학회논문지
1998 .03
VLSI Design
대한전자공학회 단기강좌
1983 .01
블럭정합알고리즘의 고속화를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed of Block Matching Algorithm )
대한전자공학회 학술대회
1996 .01
3단계 검색 블럭정합 알고리즘 구현을 위한 VLSI 처리기 설계 ( A Design of VLSI Processing Element for 3 Step Search Block Matching Algorithm )
대한전자공학회 학술대회
1992 .11
완전탐색 블록 정합 알고리듬의 실시간 실현을 위한 VLSI 처리기
한국통신학회 학술대회논문집
1990 .08
움직임 추정을 위한 비트 축소형 블록 정합 기준과 VLSI 구현 ( Bit-Reduced Block-Matching Criterion for Motion Estimation and its VLSI Implementation )
대한전자공학회 학술대회
1996 .01
VLSI Implementation of Full Search Block Matching Algorithm
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
VLSI의 신뢰성 ( Reliability Issues in VLSI )
대한전자공학회 학술대회
1987 .05
3-Step Search 알고리즘의 VLSI 화에 관한 연구 ( A Study on VLSI Architecture for 3-Step Algorithm )
대한전자공학회 학술대회
1992 .01
VLSI설계와 CAD기술개발
전자진흥
1985 .01
블록 효과 감소 알고리듬의 VLSI 회로 구현
한국멀티미디어학회 학술발표논문집
2002 .11
An Efficient VLSI Architecture for Block Matching Motion Estimation
한국통신학회 전문대학 논문지
1997 .01
VLSI 설계 자동화에 대한 연구
제어로봇시스템학회 국내학술대회 논문집
1986 .10
VLSI 자동설계기술 ( Design Automation for VLSI )
대한전자공학회 학술대회
1987 .01
변형된 4스텝 써치를 이용한 블럭정합 움직임 추정 및 보상 알고리즘의 VLSI 구조 설계 ( VLSI Architecture Designs of the Block-Matching Motion Estimation/Compensation using a Modified 4-Step Search Algorithm )
전자공학회논문지-S
1998 .09
0