비트 플레인 정합에 의한 움직임 추정기의 VLSI 설계 ( VLSI Design for Motion Estimation Based on Bit-plane Matching )

고영기 ,  오형철 ,  고성제

전자공학회논문지-SP

2001 .09

완전탐색 블럭정합 알고리듬을 이용한 움직임 추정기의 VLSI 설계 및 구현 ( Design and Implementation of Motion Estimation VLSI Processor using Block Matching Algorithm )

이용훈 ,  권용무 ,  임호근 외 3명

전자공학회논문지-B

1994 .09

블록 정합 알고리듬의 효율적인 VLSI설계 ( An Efficient VLSI Implementation for Block Image Algorithm )

강용관 ,  김동욱 ,  최종수

대한전자공학회 학술대회

1994 .01

고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구

李在薰 ,  羅鐘範

대한전자공학회 학술대회

1998 .06

고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구

이재헌 ,  나종범

방송공학회논문지

1998 .06

고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구 ( A VLSI Architecture for Fast Motion Estimation Algorithm )

이재헌 ,  나종범

대한전자공학회 학술대회

1998 .07

움직임 검출 알고리듬의 VLSI 구현기법 ( VLSI Architectures and Implementation III : Motion Estimation )

이상욱

대한전자공학회 단기강좌

1991 .01

An Efficient VLSI Architecture for Block Matching Motion Estimation

이강환

한국통신학회 전문대학 논문지

1997 .01

움직임 추정을 위한 저전력 VLSI 구조

김현호 ,  김영로

컴퓨터산업학회논문지

2004 .01

변형된 4스텝 써치를 이용한 블럭정합 움직임 추정 및 보상 알고리즘의 VLSI 구조 설계 ( VLSI Architecture Designs of the Block-Matching Motion Estimation/Compensation using a Modified 4-Step Search Algorithm )

이동호

전자공학회논문지-S

1998 .09

블록 효과 감소 알고리듬의 VLSI 회로 구현

김희정 ,  박성모 ,  최진호 외 1명

한국멀티미디어학회 학술발표논문집

2002 .11

VLSI Implementation of Full Search Block Matching Algorithm

Jong Seob Baek ,  Hong Kyu Kim ,  Seung Hyun Nam 외 2명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1993 .01

VLSI Design

경종민

대한전자공학회 단기강좌

1983 .01

완전 탐색 블록 정합 알고리즘의 실시간 실현을 위한 VLSI 처리기 ( A VLSI Processor for the Real-Time Realization of Full Search Block Matching Algorithm )

김창락 ,  임기홍 ,  김형곤

한국통신학회 학술대회논문집

1990 .01

VLSI의 신뢰성 ( Reliability Issues in VLSI )

이귀로

대한전자공학회 학술대회

1987 .05

3단계 검색 블럭정합 알고리즘 구현을 위한 VLSI 처리기 설계 ( A Design of VLSI Processing Element for 3 Step Search Block Matching Algorithm )

이용훈 ,  백종섭 ,  남승현 외 1명

대한전자공학회 학술대회

1992 .11

완전탐색 블록 정합 알고리듬의 실시간 실현을 위한 VLSI 처리기

김창락 ,  임기홍 ,  김형곤

한국통신학회 학술대회논문집

1990 .08

부블럭 정합 방식을 이용한 고속 움직임 추정기의 VLSI 구조 연구 ( A VLSI Architecture for High Speed Subblock Motion Field Estimation )

권명원 ,  정회인 ,  염재훈 외 1명

대한전자공학회 학술대회

1995 .01

메모리 호출과 연산횟수 감소기법을 이용한 저전력 움직임추정 VLSI 구현

문지경 ,  김남섭 ,  김진상 외 1명

한국통신학회논문지

2007 .05

블럭정합알고리즘의 고속처리를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed Processing of Block Matching Algorithm )

이수진 ,  성길영

한국통신학회논문지

1998 .03