교번 간축 기반 블록 정합 알고리즘의 VLSI 설계 ( A VLSI Architecture for the Alternative Subsampling - Based Block Matching Algorithm )

정해관 ,  이한규 ,  최진수 외 1명

대한전자공학회 워크샵

1995 .01

VLSI Implementation of Full Search Block Matching Algorithm

Jong Seob Baek ,  Hong Kyu Kim ,  Seung Hyun Nam 외 2명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1993 .01

An Efficient VLSI Architecture for Block Matching Motion Estimation

이강환

한국통신학회 전문대학 논문지

1997 .01

교번 간축 알고리즘에 기반한 움직임 추정기의 VLSI 설계에 관한 연구 ( A VLSI Architecture for the Alternative Subsampling-Based Motion Estimation )

정해관 ,  홍춘표 ,  하영호

CAD 및 VLSI 설계연구회지

1996 .01

Fast Block Matching VLSI Architecture with Low Memory Bandwidth

Nam Seung Hyun ,  Lee Moon Key ,  Cheon Young Sun 외 3명

대한전자공학회 학술대회

1996 .07

Low Memory Bandwidth를 위한 High Throughput Block Matching VLSI Architecture

남승현

대한전자공학회 토론회

1996 .01

VLSI Algorithm and Architecture for Signal Processing

이현수

대한전자공학회 단기강좌

1987 .01

VLSI Design of HAS-160 Algorithm

Ju Dai Hyun ,  Byeong Yoon Choi

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

16 : 1 부분 표출 블록 정합 알고리즘과 이의 하드웨어 설계 ( A 16 : 1 Subsampling Block-Matching Algorithm and Its Hardware Design )

민병기 ,  김양훈 ,  임종석

대한전자공학회 학술대회

1994 .11

3-Step Search 알고리즘의 VLSI 화에 관한 연구 ( A Study on VLSI Architecture for 3-Step Algorithm )

김현주 ,  이상홍 ,  김문현

대한전자공학회 학술대회

1992 .01

AN EFFICIENT BLOCK MATCHING ALGORITHM FOR VIDEO CODING AND ITS VLSI ARCHITECTURE IN ISDN AND HDTV APPLICATIONS

Bo ,  Min Wang

Asia-Pacific Conference on Communications

1995 .01

16:1 부분 표출 블럭 정합 알고리즘과 이의 하드웨어 설계

민병기 ,  김양훈 ,  임종석

대한전자공학회 학술대회

1994 .11

16 : 1 부분 표본 추출 블럭 정합 알고리즘과 이의 하드웨어 설계 ( A 16 : 1 Subsampling Block-Matching Algorithm and Its Hardware Design )

김양훈 ,  임종석 ,  민병기

전자공학회논문지-B

1995 .12

고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구 ( A VLSI Architecture for Fast Motion Estimation Algorithm )

이재헌 ,  나종범

대한전자공학회 학술대회

1998 .07

고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구

이재헌 ,  나종범

방송공학회논문지

1998 .06

고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구

李在薰 ,  羅鐘範

대한전자공학회 학술대회

1998 .06

블럭정합알고리즘의 고속처리를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed Processing of Block Matching Algorithm )

이수진 ,  성길영

한국통신학회논문지

1998 .03

VLSI Architecture for a Neural Network

이문기

대한전자공학회 워크샵

1989 .01

VLSI Architecture for a Neural Network

이문기

한국통신학회 워크샵

1989 .01

블럭정합알고리즘의 고속화를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed of Block Matching Algorithm )

이수진 ,  성길영 ,  우종호

대한전자공학회 학술대회

1996 .01