지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
블럭정합알고리즘의 고속화를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed of Block Matching Algorithm )
대한전자공학회 학술대회
1996 .01
완전탐색 블럭정합 알고리즘의 고속 처리를 위한 VLSI 어레이 프로세서의 구조
한국통신학회논문지
2002 .04
3단계 검색 블럭정합 알고리즘 구현을 위한 VLSI 처리기 설계 ( A Design of VLSI Processing Element for 3 Step Search Block Matching Algorithm )
대한전자공학회 학술대회
1992 .11
시스톨릭 어레이를 이용한 블럭정합 알고리즘의 VLSI 구조 ( VLSI Architectures for Block Matching Algorithms Using Systolic Arrays )
전자공학회논문지-B
1996 .06
VLSI Design of HAS-160 Algorithm
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
완전탐색 블럭정합 알고리듬을 이용한 움직임 추정기의 VLSI 설계 및 구현 ( Design and Implementation of Motion Estimation VLSI Processor using Block Matching Algorithm )
전자공학회논문지-B
1994 .09
VLSI Design
대한전자공학회 단기강좌
1983 .01
블록 정합 알고리듬의 효율적인 VLSI설계 ( An Efficient VLSI Implementation for Block Image Algorithm )
대한전자공학회 학술대회
1994 .01
변형된 4스텝 써치를 이용한 블럭정합 움직임 추정 및 보상 알고리즘의 VLSI 구조 설계 ( VLSI Architecture Designs of the Block-Matching Motion Estimation/Compensation using a Modified 4-Step Search Algorithm )
전자공학회논문지-S
1998 .09
고속 영상신호 처리를 위한 VLSI아키텍쳐
전기의세계
1985 .08
고속 프랙탈 영상압축을 위한 VLSI 어레이 구조 ( VLSI Array Architecture for High Speed Fractal Image Compression )
한국통신학회논문지
2000 .04
Fisher 알고리즘에 의한 프랙탈영상압축의 고속처리를 위한 VLSI 어레이 설계 ( Design of VLSI Array for High Speed Processing of Fractal Image Compression by Fisher Algorithm )
한국통신학회 학술대회논문집
1997 .01
부블럭 정합 방식을 이용한 고속 움직임 추정기의 VLSI 구조 연구 ( A VLSI Architecture for High Speed Subblock Motion Field Estimation )
대한전자공학회 학술대회
1995 .01
VLSI for Image Processing
대한전자공학회 단기강좌
1988 .01
VLSI Implementation of Full Search Block Matching Algorithm
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
VLSI의 신뢰성 ( Reliability Issues in VLSI )
대한전자공학회 학술대회
1987 .05
VLSI 설계 자동화에 대한 연구
제어로봇시스템학회 국내학술대회 논문집
1986 .10
고속 신호 검파를 위한 효율적인 디지털 정합필터 VLSI 구조 설계 ( An Efficient VLSI Architecture of A High-Speed Digital Matched Filter for Signal Detection )
대한전자공학회 학술대회
1998 .01
고속 신호 검파를 위한 효율적인 디지털 정합필터 VLSI 구조 설계
대한전자공학회 학술대회
1998 .04
VLSI설계와 CAD기술개발
전자진흥
1985 .01
0