Efficient Path Delay Test Generation for Custom Designs

Sungho Kang ,  Bill Unde ,  wood 외 2명

[ETRI] ETRI Journal

2001 .06

Standard Basis를 기반으로 하는 유한체내 고속 GF(2^m) 곱셈기 설계

최성수 ,  이영규 ,  박민경 외 1명

대한전자공학회 학술대회

1999 .06

유한체 상에서의 효과적인 직렬 곱셈기의 설계

권순학 ,  류희수

한국통신학회논문지

2002 .11

LSB 우선 비트직렬 정규기저 곱셈기의 하드웨어 구현

조용석

한국정보기술학회논문지

2013 .01

Full-Custom Designer : A Full-Custom Layout Design Subsystem of EDAS

Yong Joo Kim ,  Gil Soon Kang ,  Chul Dong Lee

ICVC : International Conference on VLSI and CAD

1989 .01

삼항 기약다항식을 위한 효율적인 Shifted Polynomial Basis 비트-병렬 곱셈기

장남수 ,  김창한 ,  홍석희 외 1명

정보보호학회논문지

2009 .04

커스텀 커널을 활용한 안드로이드 성능 향상 및 유저 인터페이스 환경 개선

이채헌 ,  정혜진

한국정보과학회 학술발표논문집

2017 .12

신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )

김태훈 ,  정호선 ,  이우일

대한전자공학회 학술대회

1989 .07

안드로이드 커스텀 펌웨어를 이용한 스마트폰 최적화에 관한 연구

장유성 ,  고동완

한국정보과학회 학술발표논문집

2017 .12

전류모드 CMOS 다치 논리회로를 이용한 32×32-Bit Modified Booth 곱셈기 설계

이은실 ,  김정범

전자공학회논문지-SD

2003 .12

입력 데이터 분할을 이용한 저전력 부스 곱셈기 설계

박종수 ,  김진상 ,  조원경

한국통신학회논문지

2005 .11

저전력 설계를 위한 면적 절약형 곱셈기 구조에 관한 연구 ( A Hardware Reduced Multiplier for Low Power Design )

이광현 ,  임종석

대한전자공학회 학술대회

1998 .11

저전력 설계를 위한 면적 절약형 곱셈기 구조에 관한 연구

이광현 ,  임종석

대한전자공학회 학술대회

1998 .11

기약인 all-one 다항식에 의해 정의된 GF(2^m)에서의 효율적인 비트-병렬 곱셈기

장구영 ,  박선미 ,  홍도원

전자공학회논문지-TC

2006 .07

고성능 마이크로프로세서 곱셈기 ( Multiplier ) 의 구조

이용석

대한전자공학회 기타 간행물

1998 .01

인접블록의 움직임벡터를 이용한 고속 움직임추정 방식

소현호 ,  김진상 ,  조원경 외 2명

한국통신학회논문지

2005 .12

Semi - Custom 방식을 이용한 디지털 필터의 집적회로 설계 ( A Design of Digital Filter IC Using a Semi - Custom Design Method )

이광엽 ,  김봉렬 ,  이문기

전자공학회논문지

1988 .02

그룹 관리 MAC을 적용한 커스텀 BLE 보드 설계 및 구현

노유빈 ,  유인태 ,  강곤

대한전자공학회 학술대회

2020 .08

Semi-Custom방식을 이용한 통신용 디지탈 필터의 집적회로 설계

이광엽 ,  김봉열 ,  이문기

대한전기학회 학술대회 논문집

1987 .07

Semi-Custom 방식을 이용한 통신용 디지탈 필터의 집적회로 설계 ( A Design of Digital Filter IC Using a Semi-Custom Design Method )

이광엽 ,  김봉열 ,  이문기

대한전자공학회 학술대회

1987 .07