지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Delay-Locked Loop을 이용한 lGb/s NRZ 데이터 및 클록 신호 복원 회로
한국통신학회 학술대회논문집
1998 .07
A 40 Gb/s Clock and Data Recovery Module with Improved Phase-Locked Loop Circuits
[ETRI] ETRI Journal
2008 .04
Design and Characterization of a 10 Gb/s Clock and Data Recovery Circuit Implemented with Phase-Locked Loop
[ETRI] ETRI Journal
1999 .06
Delay Locked Loop Design Issues
대한전자공학회 ISOCC
2004 .10
n - Δ delay-Lock Loops의 성능 해석 ( Performance Analysis of Extended n - Δ Delay-Lock Loops )
전자공학회지
1981 .02
A 0.18-μm CMOS, 10-Gb/s Injection-Locked Clock and Data Recovery Circuit
대한전자공학회 ISOCC
2007 .10
Design and Implementation of Open-Loop Clock Recovery Circuit for 39.8 Gb/s and 42.8 Gb/s Dual-Mode Operation
[ETRI] ETRI Journal
2008 .04
A Phase-Locked Loop with Reference Clock-Based Locking Time for Above-2.0Gb/s/pin DRAM Interface
대한전자공학회 ISOCC
2007 .10
PERFORMANCE ANALYSIS OF EXTENDED N-Δ DELAY-LOCK LOOPS
대한전자공학회 심포지엄 논문집
1980 .01
A 10/20 Gb/s Dual-Mode NRZ/PAM-4 Transmitter in 28-nm CMOS
대한전자공학회 학술대회
2019 .06
새로운 Locking 알고리즘을 이용한 DLL(Delay - Locked - Loop) 설계
대한전자공학회 학술대회
2000 .11
NRZ 신호의 비대칭 왜곡을 이용한 클럭 성분 생성 및 추출
대한전자공학회 학술대회
2004 .12
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
A Programmable Delay-Locked Loop Based Clock Multiplier
대한전자공학회 ISOCC
2012 .11
A 5-Gb/s Half-Rate Clock Recovery Circuit
대한전자공학회 ISOCC
2006 .10
랜덤한 NRZ 신호에 동기된 클럭을 추출하는 비트 동기회로 설계 ( Design for Bit Synchronization Circuit of Extraction Synchronized Clock in Random NRZ Signal )
한국통신학회 학술대회논문집
1996 .01
40 Gb/s 클럭 추출 회로 설계
한국통신학회 학술대회논문집
2002 .11
A Fast Locking Phase-Locked Loop
대한전자공학회 학술대회
1996 .01
0