Delay-Locked Loop 을 이용한 1Gb/s NRZ 데이터 ( A Delay-Locked Loop based 1Gb/s NRZ Data And Clock Recovery Circuit )

이재형 ,  이원효 ,  김상규 외 2명

한국통신학회 학술대회논문집

1998 .01

Delay Locked Loop Design Issues

Chulwoo Kim

대한전자공학회 ISOCC

2004 .10

n - Δ delay-Lock Loops의 성능 해석 ( Performance Analysis of Extended n - Δ Delay-Lock Loops )

류승문 ,  은종관 ,  김재균

전자공학회지

1981 .02

A 40 Gb/s Clock and Data Recovery Module with Improved Phase-Locked Loop Circuits

Hyun Pa ,  k ,  Kang Wook Kim 외 2명

[ETRI] ETRI Journal

2008 .04

Design and Characterization of a 10 Gb/s Clock and Data Recovery Circuit Implemented with Phase-Locked Loop

Jae Ho Song ,  Tae Whan Yoo ,  Jeong Hoon Ko 외 3명

[ETRI] ETRI Journal

1999 .06

PERFORMANCE ANALYSIS OF EXTENDED N-Δ DELAY-LOCK LOOPS

류승문 ,  은종관 ,  김재균

대한전자공학회 심포지엄 논문집

1980 .01

랜덤한 NRZ 신호에 동기된 클럭을 추출하는 비트 동기회로 설계 ( Design for Bit Synchronization Circuit of Extraction Synchronized Clock in Random NRZ Signal )

김형균 ,  고영욱 ,  임순자 외 1명

한국통신학회 학술대회논문집

1996 .01

NRZ 신호의 비대칭 왜곡을 이용한 클럭 성분 생성 및 추출

이왕주 ,  임상규 ,  조현우 외 1명

대한전자공학회 학술대회

2004 .12

새로운 Locking 알고리즘을 이용한 DLL(Delay - Locked - Loop) 설계

경영자 ,  김태엽 ,  이광희 외 1명

대한전자공학회 학술대회

2000 .11

A Phase-Locked Loop with Reference Clock-Based Locking Time for Above-2.0Gb/s/pin DRAM Interface

Hyang-Ja Yang ,  Kwang-Il Pa ,  k 외 6명

대한전자공학회 ISOCC

2007 .10

A Programmable Delay-Locked Loop Based Clock Multiplier

Sungken Lee ,  Geontae Pa ,  k 외 2명

대한전자공학회 ISOCC

2012 .11

A 0.18-μm CMOS, 10-Gb/s Injection-Locked Clock and Data Recovery Circuit

Pyung-Su Han ,  Woo-Young Choi

대한전자공학회 ISOCC

2007 .10

A Fast Locking Phase-Locked Loop

류인호 ,  김원찬

대한전자공학회 학술대회

1996 .01

Fast locking All-Digital Phase-Locked Loop with Adaptive Loop Gain Control

JooYoung Chun ,  Deog-kyoon Jeong

한국통신학회 학술대회논문집

2019 .01

1.5Gb/s~6Gb/s 클록 주파수 체배기를 사용한 광대역 클록 및 데이터 복원 회로

유정택 ,  송준영 ,  김철우

대한전자공학회 학술대회

2013 .07

새로운 구조의 적응형 위상 검출기를 갖는 Gbps급 CMOS클럭/데이타 복원 회로

이재욱 ,  이천오 ,  최우영

한국통신학회논문지

2002 .10

저전력과 고속 록킹 알고리즘을 갖는 DLL ( Delay-Locked Loop ) 설계 ( A Design of DLL ( Delay-Locked-Loop ) with Low Power & High Speed locking Algorithm )

경영자 ,  이광희 ,  손상희

한국통신학회논문지

2001 .12

상보형 패스 트랜지스터를 이용한 저전력, 고속력 Delay Locked - Loop 설계

장홍석 ,  정대영 ,  신경민 외 1명

대한전자공학회 학술대회

2000 .11

Digital Phase Locked Loop에 관한 연구 ( A Study on the Digital phase Locked Loop )

양형규 ,  원동호

대한전자공학회 학술대회

1984 .01