지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 1997.1
- 수록면
- 925 - 928 (4page)
이용수
이 논문의 연구 히스토리 (10)
1999
1998
12GHz Bandwidth Pin-PD / AlGaAs-HBT 광수신기 ( 12GHz Bandwidth Pin-PD / AlGaAs-HBT Receiver Frontend )
송재호
,
유태환
,
곽봉신
대한전자공학회 학술대회
1998.01
학술대회자료
10 Gb/s 광수신기용 고속 전자 회로 기술 ( High Speed Circuit Technology for 10 Gb/s Optical Receiver )
송재호
,
박창수
,
유태환
한국통신학회 기타 간행물
1998.01
학술대회자료
12GHz Bandwidth pin-PD / AlGaAs-HBT 광수신기 ( 12GHz Bandwidth pin-PD / AlGaAs-HBT Receiver Frontend )
송재호
,
유태환
,
곽봉신
한국통신학회 광전자공학 학술회의
1998.01
학술대회자료
1996
광증폭기를 채용한 10Gb/s 광링크의 감시제어 채널 구현
송재호
,
공비호
,
박문수
대한전자공학회 학술대회
1996.11
학술대회자료
광증폭기를 채용한 10 Gb/s 광링크의 감시제어 채널 구현 ( Implementation of Supervisory Channel for 10 Gb/s Optical Link with Erbium-Doped Fiber Amplifiers )
송재호
,
공비호
,
박문수
대한전자공학회 학술대회
1996.11
학술대회자료
온도보상된 유전체공진기 필터를 이용한 10 Gbit/s 클럭추출회로 ( 10 Gbit/s Timing Recovery Circuit Using Temperature Compensated Dielectric Resonator Filter )
송재호
,
유태환
,
박문수
전자공학회논문지-A
1996.04
학술저널
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
40 Gb/s 클럭 추출 회로 설계
한국통신학회 학술대회논문집
2002 .11
-
저전력 2.496-Gb/s 기준 클럭 없는 클럭 데이터 복원 회로
대한전자공학회 학술대회
2016 .11
-
화상회의 시스템에서의 다중화 및 역다중화 ( Multiplexer / Demultiplexer for Video Conferencing System )
대한전자공학회 학술대회
1996 .01
-
A 4Gb/s CMOS Multiplexer Circuit
ICVC : International Conference on VLSI and CAD
1997 .01
-
1.5Gb/s~6Gb/s 클록 주파수 체배기를 사용한 광대역 클록 및 데이터 복원 회로
대한전자공학회 학술대회
2013 .07
-
유지보수 신호용 다중화 / 역다중화기 ( Multiplexer / Demultiplexer for Monitor & Control Data )
한국통신학회 학술대회논문집
1987 .01
-
Design and Implementation of Open-Loop Clock Recovery Circuit for 39.8 Gb/s and 42.8 Gb/s Dual-Mode Operation
[ETRI] ETRI Journal
2008 .04
-
A 5-Gb/s Half-Rate Clock Recovery Circuit
대한전자공학회 ISOCC
2006 .10
-
10Gb/s 광수신기를 위한 PLL구조의 클럭-데이터 재생회로 설계 및 제작 ( Design and Fabrication of a Clock and Data Regenerator with PLL Technologies for 10Gb/s Optical Receiver )
한국통신학회 학술대회논문집
1998 .01
-
PLL 방식 10Gb/s 클럭추출 및 데이터 재생회로
대한전자공학회 학술대회
1996 .11
-
PLL방식 10 Gb/s 클럭추출 및 데이터 재생회로 ( 10 Gb/s Clock Extraction and Data Regeneration Circuit Implemented with a PLL )
대한전자공학회 학술대회
1996 .11
-
100Gb/s ( 10Gb/s x 10채널 ) 신호의 단일모드 광섬유 전송 ( Transmission of 100Gb/s ( 10Gb/s x 10channels ) signals using single mode fiber )
한국통신학회 기타 간행물
1997 .01
-
100Gb/s ( 10Gb/s×10채널 ) 신호의 단일모드 광섬유 전송 ( Transmission of 100Gb/s ( 10Gb/s x 10channels ) signals using Single Mode Fiber )
대한전자공학회 기타 간행물
1997 .01
-
집중형 B-NT 시스템에서 Basic Cell을 이용한 다중화 / 역다중화기의 구현 ( Implementation of ATM Multiplexer and Demultiplexer )
한국통신학회 학술대회논문집
1994 .01
-
광통신 다중화 기술
한국통신학회지(정보와통신)
1993 .08
-
Micro spiral inductor를 이용한 2.5Gb/s급 2:1 Multiplexer 설계
전자공학회논문지-SD
2007 .08
-
파장분할 다중화된 3×2.5Gb/s 신호의 320㎞ 단일 모드 광섬유 전송실험
한국통신학회 광전자공학 학술회의
1999 .05
-
10 Gb/s 광전송 시스템 설계
대한전자공학회 학술대회
1996 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-567-012176339