지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.24 No.5
- 발행연도
- 2024.10
- 수록면
- 399 - 409 (11page)
- DOI
- 10.5573/JSTS.2024.24.5.399
이용수
초록· 키워드
오류제보하기
This study proposed a dual siliconcontrolled rectifier (SCR)-based protection device with an enhanced structure and high holding voltage for protection against electrostatic discharge (ESD). The structure facilitates an electrical connection between the bridge and additional N+ diffusion regions to turn on an additional NPN parasitic bipolar transistor on the SCR loop path and reduce the SCR positive feedback loop gain. Consequently, the snapback characteristics of the conventional device were improved. A two-dimensional technology computer-aided design (TCAD) simulation was performed to verify the operating principles and identify the characteristics of this device. Subsequently, the proposed device and a low-trigger dual-directional (LTDD) SCR were fabricated using a 0.18 μm bipolar-CMOS-DMOS (BCD) process under identical conditions. Further, the transmission-linepulse (TLP), transient latch-up (TLU) measurement method, and hot-chuck control system were used to evaluate the electrical characteristics and thermal reliability. In addition, the electrical characteristics of the device were optimized utilizing design variables. The measurement results indicated that the proposed device exhibited an improved holding voltage of 11.31 V, which was further optimized to 14.24 V using a suitable design parameter. Moreover, it demonstrated sufficient thermal reliability with a holding voltage greater than 12 V at 500 K. Therefore, this device is suitable for 12-V-class applications and is expected to provide excellent area-based efficiency and thermal reliability.
목차
Abstract
I. INTRODUCTION
II. PROPOSED DUAL-DIRECTIONAL SCR
III. MEASUREMENT RESULTS
V. CONCLUSIONS
REFERENCES
참고문헌 (26)
참고문헌 신청
M. D. Ker and K. C. Hsu, “Overview of on-chip electrostatic discharge protection design with SCR-based devices in CMOS integrated circuits,” IEEE Transactions on Device Materials and Reliability, Jun. 2005, vol. 5, no. 2, pp. 235-249
A. Amerasekera, C. Duvvury, W. Anderson, H. Gieser, and S. Ramaswamy, ESD in Silicon Integrated Circuits. Chichester, U.K.: Wiley, 2002
C.-Y. Lin, G.-L. Huang, and M.-T. Lin, “Compact ESD protection design for CMOS low-noise amplifier,” IEEE Transactions on Electron Devices, Jan. 2020, vol. 67, no. 1, pp. 33-39
K. I. Do, B. B. Song, Y. S. Koo, “A Gate-Grounded NMOS-Based Dual-Directional ESD Protection With High Holding Voltage for 12V Application,” IEEE Transactions on Device and Materials Reliability, Dec. 2020, vol. 20, no. 4, pp. 716-722
Y. Wang, X. Jin, Y. Peng, J. Luo, J. Yang, Z. Zheng, L. Jiang, Z. Zhong “A High Failure-Current Gate-Controlled Dual-Direction SCR for High-Voltage ESD Protection in 0.18-μm BCD Technology,” IEEE Journal of Emerging and Selected Topics in Power Electronics, 2021, vol. 9, no. 1, pp. 994-1001
A. Amerasekera, C. Duvvury, W. Anderson, H. Gieser, and S. Ramaswamy, ESD in Silicon Integrated Circuits. Chichester, U.K.: Wiley, 2002
C.-Y. Lin, G.-L. Huang, and M.-T. Lin, “Compact ESD protection design for CMOS low-noise amplifier,” IEEE Transactions on Electron Devices, Jan. 2020, vol. 67, no. 1, pp. 33-39
K. I. Do, B. B. Song, Y. S. Koo, “A Gate-Grounded NMOS-Based Dual-Directional ESD Protection With High Holding Voltage for 12V Application,” IEEE Transactions on Device and Materials Reliability, Dec. 2020, vol. 20, no. 4, pp. 716-722
Y. Wang, X. Jin, Y. Peng, J. Luo, J. Yang, Z. Zheng, L. Jiang, Z. Zhong “A High Failure-Current Gate-Controlled Dual-Direction SCR for High-Voltage ESD Protection in 0.18-μm BCD Technology,” IEEE Journal of Emerging and Selected Topics in Power Electronics, 2021, vol. 9, no. 1, pp. 994-1001
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Silicon-controlled Rectifier-based Electrostatic Discharge Protection Circuit with Additional NPN Parasitic Bipolar Junction Transistor for 5-V Application
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .04
-
Analysis of SCR Based ESD Protection Device with Optimized Low Trigger Voltage for Low Trigger Voltage Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
-
High Holding Voltage 특성을 갖는 고전압용 SCR 기반 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2016 .11
-
New Thyristor Based ESD Protection Devices with High Holding Voltages for On-Chip ESD Protection Circuits
한국정보전자통신기술학회 논문지
2019 .04
-
플로팅 영역을 포함하는 SCR 기반의 2-Stage 고전압용 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2019 .11
-
Stack 기술을 적용하여 높은 홀딩전압을 갖는 SCR 기반의 ESD 보호회로 연구
대한전자공학회 학술대회
2024 .11
-
Cathode Side Engineering to Raise Holding Voltage of SCR in a 0.5-μm 24 V CDMOS Process
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .12
-
양방향 특성으로 인한 면적 효율을 갖는 Anti-series SCR에 관한 연구
대한전자공학회 학술대회
2021 .06
-
SCR-based ESD Protection Circuit with Low Trigger Voltage and High Robustness by Inserting the NMOS Structure
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .06
-
SCR 기반 양방향성 ESD보호회로의 설계 변수 변화에 따른 전기적 특성의 관한 연구
전기전자학회논문지
2015 .06
-
높은 홀딩 전압으로 인한 래치업 면역을 갖는 듀얼구조의 ESD 보호소자에 관한 연구
대한전자공학회 학술대회
2021 .06
-
N-Stack 기술이 적용된 추가적인 기생 NPN 바이폴라 트랜지스터로 인한 높은 홀딩 전압을 갖는 ESD 보호소자에 관한 연구
대한전자공학회 학술대회
2023 .06
-
낮은 트리거 전압과 높은 홀딩 전압을 가진 SCR 기반의 ESD 보호회로에 관한 연구
전기전자학회논문지
2024 .12
-
SCR 기반 새로운 ESD 보호회로의 전기적 특성에 관한 연구
대한전자공학회 학술대회
2020 .11
-
높은 Holding Voltage 및 All-Direction 특성을 갖는 SCR 기반의 ESD 보호회로에 관한 연구
전기전자학회논문지
2020 .12
-
Stack 기술을 이용한 높은 홀딩 전압을 갖는 SCR 기반 양방향성 ESD 보호 회로에 관한 연구
대한전자공학회 학술대회
2016 .06
-
높은 홀딩 전압과 향상된 감내 특성을 갖는 양방향 ESD 보호 소자에 관한 연구
대한전자공학회 학술대회
2020 .08
-
높은 홀딩 전압을 갖는 세그먼트 레이아웃 기법을 이용한 SCR 기반 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .03
-
SCR-based ESD protection circuit with low trigger voltage and high robustness
대한전자공학회 학술대회
2017 .01
-
저전압급 ESD 보호를 위한 NPN BJT 내장형 SCR 설계에 관한 연구
전기전자학회논문지
2022 .09
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-151-25-02-090951286