메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Sungmin Han (Soongsil University) Yoochang Kim (Soongsil University) Young-Ha Hwang (Soongsil University)
저널정보
대한전자공학회 대한전자공학회 학술대회 2023년도 대한전자공학회 하계학술대회 논문집
발행연도
2023.6
수록면
581 - 585 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In the chiplet-based system, it is important to accommodate massively-parallel memory interface in the interposer layer in an area-efficient way. Therefore, the design techniques to maximize the throughput per channel density should be explored. In this work, a silicon channel interface including a 10-Gb/s transmitter with on-chip channels having 0.5-μm pitch and 1-mm length is presented. The proposed channel design technique optimizes the throughput per channel density considering crosstalk, attenuation-to-crosstalk ratio (ACR), and eye diagram. As a result, the proposed interface designed using a 28-nm CMOS process achieves 20 Gb/s/μm, which can be extended to 2 Tb/s in 100-μm width. In the worst case with four aggressors of adjacent channels, the simulated timing margin and eye opening at the victim channel is 0.52 UI and 105 mV at 10 Gb/s, respectively, without any crosstalk cancellation.

목차

Abstract
Ⅰ. Introduction
Ⅱ. Proposed Channel Interface Design
Ⅲ. Simulation Results
Ⅳ. Conclusion
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0