지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
I. INTRODUCTION
II. CIRCUIT IMPLEMENTATION
III. SIMULATION RESULTS
IV. CONCLUSION
REFERENCES
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
A Design of 16 × 8Gb/s Parallel 27-1 PRBS Pattern Generator Using 1.1V 3.3mW with 40nm Low Power CMOS
대한전자공학회 학술대회
2019 .06
저지연 연산을 위한 다수 근사치 기반 DBI
Proceedings of KIIT Conference
2023 .11
저전력 2.496-Gb/s 기준 클럭 없는 클럭 데이터 복원 회로
대한전자공학회 학술대회
2016 .11
100G 이더넷 어플리케이션을 위한 25Gb/s 광수신기 설계
대한전자공학회 학술대회
2017 .11
디지털 임피던스 보정과 이퀄라이저를 가진 1.88mW/Gb/s 5Gb/s 송신단
한국정보통신학회논문지
2016 .01
전압 모드 로직 드라이버를 이용한 32Gb/s 송신기
대한전자공학회 학술대회
2022 .06
10-Gb/s Data Frame Generation Circuit with Frequency Modulation in 65-nm CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .04
A 28Gb/s Duobinary-Signal Transmitter in 28-nm CMOS
대한전자공학회 학술대회
2019 .06
A New Method for Defect Prediction of Polycrystalline Silicon TFTs with Realistic Grain Boundary Model
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .02
An Adaptive-Bandwidth Referenceless CDR with Small-area Coarse and Fine Frequency Detectors
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .06
96 Gb/s 전송 동작을 위한 PAM8 전류 모드 드라이버 설계
대한전자공학회 학술대회
2022 .06
바디 전압 조절 회로가 적용된 56-Gb/s PAM4 송신기
대한전자공학회 학술대회
2024 .06
A 10-Gb/s/lane, 0.5-μm-Pitch, 1-mm-Long Silicon Channel Interface Using 28-nm CMOS for Active Chiplet Interposers
대한전자공학회 학술대회
2023 .06
2-tap FIR filter를 이용한 90nm 공정에서의 12.5Gb/s 트랜스미터 설계
대한전자공학회 학술대회
2024 .06
32 Gb/s SST 송신기 드라이버의 설계
대한전자공학회 학술대회
2020 .08
에너지 효율적인 DBI를 위한 다수 근사치 인코더 설계
Proceedings of KIIT Conference
2024 .05
A 10/20 Gb/s Dual-Mode NRZ/PAM-4 Transmitter in 28-nm CMOS
대한전자공학회 학술대회
2019 .06
25-Gb/s 65nm CMOS 2-to-1 Serializer의 설계
대한전자공학회 학술대회
2018 .06
Design of 32Gb/s Ground-Referenced Signaling NRZ Transmitter
대한전자공학회 학술대회
2021 .06
Xmodel을 이용한 1-10 Gb/s 수신기 모델링
대한전자공학회 학술대회
2017 .06
0