지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 한국정보통신학회JICCE Journal of information and communication convergence engineering Journal of information and communication convergence engineering Vol.14 No.1
- 발행연도
- 2016.3
- 수록면
- 40 - 44 (5page)
이용수
초록· 키워드
오류제보하기
The device coupling between the stacked top/bottom field-effect transistors (FETs) in two types of monolithic 3D inverter (M3INV) with/without a metal layer in the bottom tier is investigated, and then the regime of the thickness T<SUB>ILD</SUB> and dielectric constant ε<SUB>r</SUB> of the inter-layer distance (ILD), the doping concentration N<SUB>d</SUB> (N<SUB>a</SUB>), and length L<SUB>g</SUB> of the channel, and the side-wall length L<SUB>SW</SUB> where the stacked FETs are coupled are studied. When N<SUB>d</SUB> (N<SUB>a</SUB>) ＜ 10<SUP>16</SUP> ㎝<SUP>-3</SUP> and LSW ＜ 20 ㎚, the threshold voltage shift of the top FET varies almost constantly by the gate voltage of the bottom FET, but when N<SUB>d</SUB> (N<SUB>a</SUB>) ＞ 10<SUP>16</SUP> ㎝<SUP>-3</SUP> or L<SUB>SW</SUB> ＞ 20 ㎚, the shift decreases and increases, respectively. M3INVs with T<SUB>ILD</SUB> ≥ 50 ㎚ and ε<SUB>r</SUB> ≤ 3.9 can neglect the interaction between the stacked FETs, but when T<SUB>ILD</SUB> or ε<SUB>r</SUB> do not meet the above conditions, the interaction must be taken into consideration.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. DEVICE CHARACTERISTICS OF THE M3INV
Ⅲ. DEVICE COUPLING IN THE M3INV
Ⅳ. CONCLUSIONS
REFERENCES
참고문헌 (14)
참고문헌 신청
ITRS reports [Internet], Available: http://www.itrs2.net/itrsreports. html.
K. Banerjee, S. J. Souri, P. Kapur, and K. C. Saraswat, “3-D ICs: a novel chip design for improving deep-submicrometer interconnect performance and systems-on-chip integration,” Proceedings of the IEEE, vol. 89, no. 5, pp. 602-633, 2001.
P. Batude, T. Ernst, J. Arcamone, G. Arndt, P. Coudrain, and P. E. Gaillardon, “3-D sequential integration: a key enabling technology for heterogeneous co-integration of new function with CMOS,” IEEE Journal on Emerging and Selected Topics in Circuits and Systems, vol. 2, no. 4, pp. 714-722, 2012.
T. Naito, T. Ishida, T. Onoduka, M. Nishigoori, T. Nakayama, Y. Ueno, et al., “World’s first monolithic 3-D-FPGA with TFT SRAM over 90 nm 9 layer Cu CMOS,” in Proceedings of 2010 Symposium on VLSI Technology (VLSIT), Honolulu, HI, pp. 219- 220, 2010.
S. M. Jung, H. Lim, K. H. Kwak, and K. Kim, “A 500-MHz DDR high-performance 72-Mb 3-D SRAM fabricated with laserinduced epitaxial c-Si growth technology for a stand-alone and embedded memory applications,” IEEE Transactions on Electron Devices, vol. 57, no. 2, pp. 474-481, 2010.
P. Batude, T. Ernst, J. Arcamone, G. Arndt, P. Coudrain, and P. E. Gaillardon, “3-D sequential integration: a key enabling technology for heterogeneous co-integration of new function with CMOS,” IEEE Journal on Emerging and Selected Topics in Circuits and Systems, vol. 2, no. 4, pp. 714-722, 2012.
T. Naito, T. Ishida, T. Onoduka, M. Nishigoori, T. Nakayama, Y. Ueno, et al., “World’s first monolithic 3-D-FPGA with TFT SRAM over 90 nm 9 layer Cu CMOS,” in Proceedings of 2010 Symposium on VLSI Technology (VLSIT), Honolulu, HI, pp. 219- 220, 2010.
S. M. Jung, H. Lim, K. H. Kwak, and K. Kim, “A 500-MHz DDR high-performance 72-Mb 3-D SRAM fabricated with laserinduced epitaxial c-Si growth technology for a stand-alone and embedded memory applications,” IEEE Transactions on Electron Devices, vol. 57, no. 2, pp. 474-481, 2010.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Coupling of Monolithic 3D Inverter
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2016 .06
-
Coupling of Monolithic 3D Inverter : Junctionless Field-Effect Transistors
대한전자공학회 학술대회
2017 .01
-
Monolithic 3D Inverter의 RDF에 의한 전기적 커플링 영향 조사
한국정보통신학회 종합학술대회 논문집
2022 .05
-
터널 전계 효과 트랜지스터로 구성된 모놀리틱 3차원 인버터의 적층된 소자들간의 전기적 상호작용 조사: 실리콘 두께
한국정보통신학회 여성 ICT 학술대회 논문집
2021 .08
-
터널 전계 효과 트랜지스터로 구성된 모놀리틱 3차원 인버터의 적층된 소자간 전기적 상호작용 조사
한국정보통신학회 종합학술대회 논문집
2020 .10
-
p-GaN/AlGaN/GaN Micro-LED Integrated with Monolithic Driving IC
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2025 .04
-
Investigation of Electrical Coupling by Random Dopant Fluctuation in monolithic 3D Inverter Stacked with MOSFETs
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2023 .01
-
모노리식 집적화 GaN 전력반도체 기술
대한전자공학회 학술대회
2016 .11
-
Monolithic Metal Oxide Transistors
한국고분자학회 학술대회 연구논문 초록집
2016 .10
-
Bringing 3D ICs to Aerospace : Needs for Design Tools and Methodologies
Journal of information and communication convergence engineering
2017 .06
-
Electrical Characteristic of Monolithic 3D Inverter Consisting of JLFET with Interface Charge
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2019 .06
-
터널 전계 효과 트랜지스터로 구성된 모놀리틱 3차원 인버터의 적층된 소자들간의 전기적 상호작용 조사
한국정보통신학회 여성 ICT 학술대회 논문집
2020 .08
-
협대역 고출력 전자기파로 인한 CMOS IC에서의 오동작 특성 연구
전기전자재료학회논문지
2016 .01
-
Mechanism Analysis and Stabilization of Three-Phase Grid-Inverter Systems Considering Frequency Coupling
JOURNAL OF POWER ELECTRONICS
2018 .05
-
IC 설계를 기반으로 하는 학제간 연구
대한전자공학회 학술대회
2016 .06
-
Monolithic 3D Inverter 내 n-MOSFET의 인공 신경망 전류모델 연구
한국정보통신학회 종합학술대회 논문집
2024 .05
-
고유전율 게이트 산화막을 가진 적층형 3차원 인버터의 일함수 변화 영향에 의한 문턱전압 변화 조사
한국정보통신학회 종합학술대회 논문집
2022 .10
-
Interference-free Multimodal Sensory Matrix with Low-powered Monolithic Integrated Circuits
한국고분자학회 학술대회 연구논문 초록집
2023 .04
-
무선 송전 시스템 응용을 위한 고효율 IC 설계
대한전자공학회 학술대회
2020 .11
-
콘크리트 건축물의 모놀리스적 표현특성에 관한 연구 : 단열경량골재콘크리트를 중심으로
한국산학기술학회 논문지
2018 .12
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2023-004-000404151