지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
초록· 키워드
오류제보하기
본 논문에서는 PLL (Phase Locked Loop)없이 동작할 수 있는 S/PDIF (Sony Philips Digital Interface) 수신기의 연구에 관하여 다룬다. 현재 대부분의 오디오 장치와 오디오 프로세서에서 S/PDIF 수신기가 사용되고 있음에도 불구하고, 국내에서는 이에 관한 연구가 많지 않은 실정이다. 현재 사용되고 있는 S/PDIF 수신용 상용 DAC(Digital-to-Analog Converters) 칩들은 모두 내부에 PLL 회로를 포함하고 있다. PLL 회로는 S/PDIF 디지틸 신호로부터 클럭 정보를 뽑아내고 클럭과 입력 신호간의 동기화를 맞추는 역할을 한다. 그러나, PLL 회로는 "아날로그 회로"라는 특성 때문에 VLSI (Very Large Scale Integrated Ciruits)회로의 SOCs (System On Chips)설계에 있어 많은 어려움을 야기한다. 본 논문에서는 PLL 회로 없이 순수 디지털 회로로만 구현된 S/PDIF 수신기를 제안하였다. 제안된 수신기의 핵심 아이디어는 16 MHz의 기본 클럭과 S/PDIF 신호의 속도비를 이용한다는 것이다. 본 논문에서는 수십만개의 S/PDIF 입력 신호에 대한 디코딩 확인 후, PLL같은 아날로그 회로 없이 순수 디지틸 회로만으로 S/PDIF 수신기를 설계할 수 있음을 확인하였다. 제안된 S/PDIF 수신기는 SOC 설계용 If로서 활용될 수 있을 것으로 본다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Study on the S/PDIF receiver design and hardware implementation
대한전자공학회 ISOCC
2004 .10
-
다양한 시나리오에서 비행시험을 위한 PDIF 생성 프로그램 제안
한국항공우주학회 학술발표회 초록집
2019 .11
-
홈시어터 스피커를 위한 S/PDIF 7.1 채널 디지털 앰프의 구현
한국음향학회지
2007 .01
-
S/PDIF 신호의 클록 및 데이터 복원을 위한 주파수 검출기와 전압제어발진기의 연구
대한전자공학회 학술대회
2016 .06
-
입력 지터에 강한 순수 디지털 클럭 데이터 복원 및 복호 회로
전자공학회논문지
2017 .12
-
The Design of Simple Lock Detection Circuits for PLL Application
대한전자공학회 학술대회
2012 .06
-
지연선로 위상 주파수 탐지기 방식의 순수 디지털 CDR 설계
전자공학회논문지
2017 .11
-
The High Speed Front-End Circuit of Optical Receiver
대한전자공학회 ISOCC
2007 .10
-
PLL용 Charge Pump 회로 설계 및 고찰 ( Design of Charge Pump Circuit for PLL )
대한전자공학회 학술대회
1996 .11
-
PLL용 charge pump 회로 설계 및 고찰
대한전자공학회 학술대회
1996 .11
-
고속 디지털 시스템을 위한 60MHz PLL의 설계 ( Design of 60 MHz PLL for high speed digital system )
대한전자공학회 학술대회
1995 .01
-
레이저를 이용한 거리센서의 디지털 회로의 설계
정보 및 제어 논문집
2006 .04
-
입력전압 1.2V의 2중 PFD를 이용한 PLL회로 설계
대한전자공학회 학술대회
2011 .11
-
PLL Design in Digital Communications
대한전자공학회 워크샵
1995 .01
-
PLL을 이용한 압전 초음파 모터의 구동회로에 관한 연구
전기학회논문지 B
2003 .01
-
Digital FM Receiver using PLL(Phase Locked Loop)
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
All Digital FM Receiver using PLL(Phase Locked Loop)
대한전자공학회 ISOCC
2006 .10
-
디지털 PLL을 위한 높은 해상도를 갖는 시간-디지털 변환기의 연구
대한전자공학회 학술대회
2008 .06
-
Low-Power Receiver Circuit for Wireless Communication System
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
-
PLL을 이용한 클럭발생기의 설계
대한전자공학회 학술대회
1997 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0