메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
황승준 (한국항공대학교) 박현진 (한국항공대학교) 김태환 (한국항공대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제55권 제11호(통권 제492호)
발행연도
2018.11
수록면
25 - 31 (7page)
DOI
10.5573/ieie.2018.55.11.25

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

2018

이중 비트 복호 및 중첩된 스케쥴링 기법에 기반한 고효율 준 병렬 극 복호기
황승준 ,  박현진 ,  김태환 전자공학회논문지 2018.11 학술저널
이중 비트 복호 및 중첩된 스케쥴링 기법에 기반한 고성능 준 병렬 극 복호기
황승준 ,  박현진 ,  김태환 대한전자공학회 학술대회 2018.06 학술대회자료

초록· 키워드

오류제보하기
본 연구에서는 연속 제거 극 복호기를 위한 고효율 준 병렬 구조를 제안한다. 제안하는 구조에서는 마지막 stage에서의 연속되는 log-likelihood ratio (LLR) 처리 과정을 결합하여 두 비트를 동시에 복호한다. 또한 마지막 stage에서의 LLR 처리 과정은 상위 stage에서의 LLR 처리 과정 중 일부와 병렬로 수행된다. 이러한 이중 비트 복호 및 중첩된 스케쥴링 기법은 큰 하드웨어 오버헤드 없이 throughput을 증가시킨다. 제안하는 구조에 기반하여 0.18μm CMOS 공정으로 1024 비트 연속 제거 극복호기가 구현되었다. 구현된 극 복호기의 throughput은 181Mbps이고 가장 작은 2-input NAND gate를 복잡도의 단위로 볼 때, 하드웨어 복잡도는 96.7KGE이다. 해당 기법에 의한 throughput efficiency 향상은 약 1.5배이며, 이는 기존의 복호기의 구현 결과와 비교하여 5배이상 우수하다.
#Polar code #Successive-cancellation decoding #Semi-parallel architecture #Dual-bit decoding #Overlapped scheduling

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 준 병렬 극 복호기의 복호 알고리즘 및 구조
Ⅲ. 제안하는 극 복호기
Ⅳ. 구현결과
Ⅴ. 결론
REFERENCES

참고문헌 (7)

참고문헌 신청
E. Arikan, “Channel polarization: A method for constructing capacity achieving codes for symmetric binary-input memory lessc hannels,” IEEE Trans. Info. Theory, vol. 55, no. 7, pp. 3051-3073, Jul. 2009. C. Leroux, A. J. Raymond, G. Sarkis, and W. J. Gross, “A semi-parallel successive-cancellation decoder for polar codes,” IEEE Trans. Signal Process., vol. 61, no. 2, pp. 289-299, Jan. 2013. B. Yuan and K. K. Parhi, “Low-latency successive-cancellation polar decoder architectures using decoding,” IEEE Trans. Circuits & Systems I, Reg. Papers, vol. 61, no. 4, pp. 1241-1254, Apr. 2014. A. Mishra, A. J. Raymond, L. Amaru, G. Sarkis, C. Leroux, P. Meinerzhagen, A. Burg, and W. J. Gross, “A successive cancellation decoder ASIC for a 1024-bit polar code in 180nm CMOS,” in Proc. Asian Solid-State Circuits Conf., pp. 205-208, Nov. 2012. O. Dizdar and E. Arıkan, “A high-throughput energy-efficient implementation of successive cancellation decoder for polar codes using combinational logic,” IEEE Trans. Circuits & Systems I, vol. 63, no. 3, pp. 436-447, Feb. 2016.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

High-Throughput Low-Complexity Successive-Cancellation Polar Decoder Architecture using One’s Complement Scheme
Cheolho Kim ,  Ha ,  am Yun 외 2명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2015 .06

최근 본 자료

전체보기

댓글(0)

0