메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
안세용 (서울대학교) 최규명 (서울대학교) 김태환 (서울대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2017년도 대한전자공학회 정기총회 및 추계학술대회
발행연도
2017.11
수록면
713 - 716 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Normally, standard cell design is divided into two main subtasks. One is Front-End of the Line (FEOL) layout generation for transistor placement and the other is Back-End of the Line (BEOL) layout generation for internal net routing. During the design process, placement of transistors is very important since the quality of internal routing is closely affected by the placement result. However, in the previous works on automatic standard cell generation, there was no in-depth consideration of transistor placement optimization. In this respect, this work proposes a new approach of Euler trail based transistor placement methodology to enhance the quality of automatic standard cell generation. In addition, we attempt a further enhancement by devising a method of redundant source/drain contact removal to reserve extra space for internal routing of standard cells. Though experiments, we confirm that our work is able to not only reduce the amount of metal resources used but also shorten the time for layout generation of 18 representative standard cell netlists due the reduced routing complexity.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험 환경 설정 및 결과
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-569-001593114