메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
성재현 (인하대학교) 이동현 (인하대학교) 윤광섭 (인하대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제54권 제5호 (통권 제474호)
발행연도
2017.5
수록면
24 - 32 (9page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (3)

2017

재구성가능 연산증폭기를 사용한 저전력 4차 델타-시그마 변조기 설계
성재현 ,  이동현 ,  윤광섭 전자공학회논문지 2017.05 학술저널
재구성가능 연산증폭기를 사용한 저전력 4차 델타-시그마 변조기 설계
성재현 전자공학과 2017.01 학위논문

2016

약반전 증폭기를 이용한 4차 ΣΔ변조기 설계
성재현 ,  윤광섭 대한전자공학회 학술대회 2016.06 학술대회자료

초록· 키워드

오류제보하기
본 논문에서는 생체 신호 처리를 위한 12비트 이상의 고 해상도를 갖는 저 전력 CMOS 4차 델타-시그마 변조기를 설계하였다. 제안하는 4차 델타-시그마 변조기는 시간 분할 기법을 이용하여 회로를 시간에 따라 재구성해 4개의 연산증폭기가 필요한 회로를 1개의 연산증폭기만으로 구동 시켰다. 이를 통하여 일반적인 구조보다 전력소모를 75% 감소시킬 수 있다. 또한 kT/C 잡음과 칩 면적을 고려하여 변조기의 입력단과 출력 단의 커패시터들을 안정적으로 구동하기 위하여 적분기내 가변되는 증폭기를 설계하였다. 첫 번째와 두 번째 클럭 위상에서는 2단 연산 증폭기가 동작하고, 세 번째와 네 번째 위상에서는 1단 연산 증폭기가 동작한다. 이로 인하여 두 가지 위상 조건에서 연산증폭기의 위상여유가 60～90도 이내에 존재하게 하므로서 변조기의 안정성을 크게 향상시켰다. 제안한 변조기는 0.18μm CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 354μW의 전력소모가 측정되었다. 256kHz의 동작주파수, 128배의 오버샘플링 비율 조건에서 250Hz의 입력 신호를 인가하였을 때, 최대 SNDR은 72.8dB, ENOB은 11.8 비트로 측정되었다. 또한 종합 성능 평가지수인 FOM(Walden)은 49.6pJ/step, FOM(Schreier)는 154.5dB로 측정되었다.
#CMOS #Delta-Sigma Modulator #Low Power #Bio Signal Processing

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험 및 고찰
Ⅳ. 결론
REFERENCES

참고문헌 (9)

참고문헌 신청
S. H. Yang, J. H. Choi, G. S. Yoon, “A Design of Reconfigurable 4th Order delta-sigma Modulator Using Two Op-amps Journal,” Journal of The Institute of Electronics and Information Engineers, vol. 52, No. 5, pp. 875-881, May. 2015. Y. Chae and G. Han, “Low voltage, low power, inverter-based switched-capacitor delta-sigma modulator,” IEEE J. Solid-State circuits, vol. 44, no. 2, pp. 458-472, Feb. 2009. Y. Chae, J. Cheon, S. Lim, M. Kwon, K. Yoo, W. Jung, D. Lee, S. Ham, and G. Han, “A 2.1 M Pixels, 120 Frame/s CMOS Image Sensor With Column-Parallel ΔΣ ADC Architecture,” IEEE J. Solid-State Circuits, vol. 46, no. 1, pp. 236-247, Jan. 2011. S. Richards and G. C. Temes, “Understanding Delta Sigma data converters,” Wiley Interscience, 2005. A. Pugliese, Francesco A. Amoroso, G. Cappuccino, G. Cocorullo, “Analysis of op-amp phase margin impact on SC delta-sigma modulator performance”, Microelectronics Journal, vol. 41, pp. 440-446, 2010.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

모드 전환 제어 가능한 듀얼 모드 벅 변환기
조용민 ,  이태헌 ,  김종구 외 1명 전자공학회논문지 2016 .10
주파수 전압 변환을 이용한 듀얼 모드 벅 변환기 모드 제어 설계
이태헌 ,  김종구 ,  소진우 외 1명 한국통신학회논문지 2017 .04
3개의 비교기를 이용한 스탭당 2비트의 10비트 SAR ADC 설계
이상헌 ,  윤광섭 대한전자공학회 학술대회 2016 .06
저전력 광대역 전류-재사용 피드-포워드 연산증폭기
변강현 ,  권구덕 전자공학회논문지 2019 .02
전력절감용 재구성 연산증폭기를 사용한 4차 델타-시그마 변조기 설계
이동현 ,  윤광섭 전기전자학회논문지 2018 .12

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-569-000888423