지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 윤광섭
- 발행연도
- 2017
- 저작권
- 인하대학교 논문은 저작권에 의해 보호받습니다.
이용수1
이 논문의 연구 히스토리 (3)
2017
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
생체신호 처리 분야는 12비트 이상의 고해상도를 요구하기 때문에 델타-시그마 변조기의 주요 응용 분야이다. 또한 생체신호 처리 시스템이 최근 임플란터블 칩과 웨어러블 기기를 초점으로 발전되면서 저 전력이 가장 필수 요소가 되고 있다. 이러한 요구 사양을 만족시키기 위하여 본 논문에서는 12비트 이상의 고 해상도를 갖는 저 전력 4차 델타-시그마 변조기를 설계하였다.
일반적인 4차 델타 시그마 변조기는 4개의 적분단을 구성하기 때문에 4개의 연산 증폭기가 필요하다. 제안하는 회로에서는 변조기의 전력소모를 줄이기 위해 시간 분할 기술을 이용하여 한 개의 증폭기로 4차 델타-시그마 변조기를 구현하였다. 이를 통하여 일반적인 구조보다 전력소모를 1/4로 줄일 수 있다.
또한 kT/C 잡음과 칩 사이즈를 고려하여 크기 차이가 크게 설계된 변조기의 입력단과 뒷 단의 커패시터들을 안정적으로 구동하기 위하여 단이 가변되는 증폭기를 설계하였다. 첫 번째와 두 번째 페이즈 에서는 연산 증폭기가 2단으로 동작하고 세 번째와 네 번째 페이즈 에서는 연산 증폭기가 1단으로 동작한다. 이로 인하여 두 가지의 커패시터 조건 모두에서 위상여유가 60~90deg 이내에 존재하여 변조기의 안정성을 크게 향상시켰다.
제안한 변조기는 마그나 0.18um CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며 측정 결과는 1.8V의 공급전압에서 354uW의 전력소모를 가지고 동작주파수 256kHz, OSR 128배의 조건에서 250Hz의 입력 신호를 인가하였을 때 최대 SNDR은 72.8dB, ENOB은 11.8 bit으로 측정되엇다. 결과로부터 FOM(Walden)은 49.6pJ/step, FOM(Schreier)는 154.5dB로 계산되었다.
일반적인 4차 델타 시그마 변조기는 4개의 적분단을 구성하기 때문에 4개의 연산 증폭기가 필요하다. 제안하는 회로에서는 변조기의 전력소모를 줄이기 위해 시간 분할 기술을 이용하여 한 개의 증폭기로 4차 델타-시그마 변조기를 구현하였다. 이를 통하여 일반적인 구조보다 전력소모를 1/4로 줄일 수 있다.
또한 kT/C 잡음과 칩 사이즈를 고려하여 크기 차이가 크게 설계된 변조기의 입력단과 뒷 단의 커패시터들을 안정적으로 구동하기 위하여 단이 가변되는 증폭기를 설계하였다. 첫 번째와 두 번째 페이즈 에서는 연산 증폭기가 2단으로 동작하고 세 번째와 네 번째 페이즈 에서는 연산 증폭기가 1단으로 동작한다. 이로 인하여 두 가지의 커패시터 조건 모두에서 위상여유가 60~90deg 이내에 존재하여 변조기의 안정성을 크게 향상시켰다.
제안한 변조기는 마그나 0.18um CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며 측정 결과는 1.8V의 공급전압에서 354uW의 전력소모를 가지고 동작주파수 256kHz, OSR 128배의 조건에서 250Hz의 입력 신호를 인가하였을 때 최대 SNDR은 72.8dB, ENOB은 11.8 bit으로 측정되엇다. 결과로부터 FOM(Walden)은 49.6pJ/step, FOM(Schreier)는 154.5dB로 계산되었다.
목차
목 차요 약 ⅰAbstract ⅱ목 차 ⅲ그 림 목 차 ⅴ표 목 차 ⅷ제 1 장 서 론 1제 2 장 델타-시그마 변조기 개요 42.1 델타-시그마 변조기의 기본 이론 42.2.1 양자화 잡음 42.2.2 오버샘플링 52.2.3 노이즈 쉐이핑 62.2 델타-시그마 변조기에 대한 연구 현황 8제 3 장 제안하는 한 개의 재사용 증폭기를 이용한 저 전력 4차 델타- 시그마 변조기 설계 133.1 제안하는 델타-시그마 변조기의 구조 133.2 제안하는 델타-시그마 변조기의 동작 모델 163.3 단이 가변되는 연산 증폭기 회로 설계 193.4 공통 모드 귀환 회로(CMFB) 263.5 래치 비교기 회로 설계 273.6 클럭 발생기 회로 설계 303.7 한 개의 재사용 증폭기를 이용한 저 전력 4차 델타-시그마 변조기 설계 35제 4 장 실험 결과 및 고찰 394.1 제안한 4차 델타-시그마 변조기의 모의실험 결과 394.1.1 선 모의실험 394.1.2 후 모의실험 414.2 제작된 칩의 측정 결과 43제 5 장 결 론 49참고문헌 50
최근 본 자료
댓글(0)
0