메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Young-Gi Kim (Anyang University) Jae-Yeon Hwang (Microinfinity Co.,Ltd.)
저널정보
한국전기전자학회 전기전자학회논문지 전기전자학회논문지 제20권 제3호
발행연도
2016.9
수록면
279 - 284 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper presents a two stage L-band power amplifier realized with a 0.32 ㎛ Silicon-On-Insulator (SOI) CMOS technology. To overcome a low breakdown voltage limit of MOSFET, stacked-FET structures are employed, where three transistors in the first stage amplifier and four transistors in the second stage amplifier are connected in series so that their output voltage swings are added in phase. The stacked-FET structures enable the proposed amplifier to achieve a 21.5 ㏈ small-signal gain and 15.7 ㏈m output 1-㏈ compression power at 1.9 ㎓ with a 122 ㎃ DC current from a 4 V supply. The amplifier delivers a 19.7 ㏈m. This paper presents a two stage L-band power amplifier realized with a 0.32 ㎛ Silicon-On-Insulator (SOI) CMOS technology. To overcome a low breakdown voltage limit of MOSFET, stacked-FET structures are employed, where three transistors in the first stage amplifier and four transistors in the second stage amplifier are connected in series so that their output voltage swings are added in phase. The stacked-FET structures enable the proposed amplifier to achieve a 21.5 ㏈ small-signal gain and 15.7 ㏈m output 1-㏈ compression power at 1.9 ㎓ with a 122 ㎃ DC current from a 4 V supply. The amplifier delivers a 19.7 ㏈m saturated output power with a 16 % maximum Power Added Efficiency (PAE). A bond wire fine tuning technology enables the amplifier a 23.67 ㏈m saturated output power with a 20.4 % maximum PAE. The die area is 1.9 ㎜ x 0.6 ㎜.
#SOI CMOS #L-band amplifier #stack FET amplifier #CMOS-MMIC #Silicon-On-Insulator (SOI ) #stacked transistors #CMOS amplifier

목차

Abstract
Ⅰ. Introduction
Ⅱ. Circuit Design
Ⅲ Experimental Results
Ⅳ. Conclusion
References

참고문헌 (11)

참고문헌 신청
[학술지(정기간행물)] - I. Aoki / 2002 / Fully integrated CMOS power amplifier design using the distributed active-transformer architecture / IEEE Journal of Solid-State Circuits 37 (3) : 371 ~ 383 google schola [학술지(정기간행물)] - Niknejad, A. M. / 2012 / Design of CMOS Power Amplifiers / IEEE Trans. Microwave Theory and Techniques 60 (6) : 1784 ~ 1796 google schola [학술지(정기간행물)] - G. G. Shahidi / 2002 / SOI technology for the GHz era / IBM J. RES. & DEV 46 (2/3) : 121 ~ 131 google schola [학술지(정기간행물)] - I. Aoki / 2008 / A fully integrated quadband GSM/GPRS CMOS power amplifier / IEEE Journal of Solid-State Circuits 43 (12) : 2747 ~ 2758 google schola [학술지(정기간행물)] - T. Sowlati / 2003 / A 2.4-GHz 0.18-μm CMOS self biased cascode power amplifier / IEEE Journal of Solid-State Circuits 38 (8) : 1318 ~ 1324 google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

이무영의 친일문학과 그 내적 논리
임기현 어문학 2009 .03
출력 전력 및 효율 개선을 위한 3-스택 구조의 Ku 대역 CMOS 전력 증폭기
양준혁 ,  장선혜 ,  정하연 외 2명 전기전자학회논문지 2021 .03

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2017-056-001564797