개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2013.10
- 수록면
- 2,380 - 2,386 (7page)
이용수
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
이 논문에서는 2차-RC 필터와 sample-hold 커패시터로 구성된 루프필터와 단방향 전하펌프를 가진 위상고정루프를 제안하였다. 제안된 위상고정루프의 목적은 전하펌프의 전류 불일치에 의한 기준 신호 의사 잡음을 개선 한다는 것이다. 또한 이를 통하여 위상 잡음 특성도 개선하였다. 회로는 1.8V 0.18μm CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하였고 회로의 동작을 검증하였다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 제안한 고정루프 설계
Ⅲ. 회로 설계
Ⅳ. 시뮬레이션 결과와 기존구조와 비교
Ⅴ. 결론
REFERENCES
참고문헌 (12)
참고문헌 신청
1. [학술대회논문] - Marianne M. Kamal / 2003 / Design and implementation of a low-phase-noise integrated CMOS Frequency Synthesizer for high-sensitivity narrow-band FM transceivers / Microelectronics : 167 ~ 175
2. [학술대회논문] - Yan Ge / 2005 / A Fast Locking Charge-Pump PLL with Adaptive Bandwidth / ASIC 1 : 431 ~ 434
3. [학술지(정기간행물)] - Kyoohyun Lim / 2000 / A Low-Noise Phase-Locked Loop Design by Loop Bandwidth Optimization / IEEE J. Solid-State Circuits 35 (6) : 807 ~ 815
4. [학술지(정기간행물)] - Tsung-Hsien Lin / 2001 / A 900-MHz 2.5-mA CMOS Frequency Synthesizer with an Automatic SC Tuning Loop / IEEE J. Solid-State Circuits 36 (3) : 424 ~ 431
5. [학술지(정기간행물)] - Wu-Hsin Chen / 2012 / A 0.5-V, 440-μ W Frequency Synthesizer for Implantable Medical Devices / IEEE J.Solid-State Circuits 47 (8) : 1896 ~ 1907
2. [학술대회논문] - Yan Ge / 2005 / A Fast Locking Charge-Pump PLL with Adaptive Bandwidth / ASIC 1 : 431 ~ 434
3. [학술지(정기간행물)] - Kyoohyun Lim / 2000 / A Low-Noise Phase-Locked Loop Design by Loop Bandwidth Optimization / IEEE J. Solid-State Circuits 35 (6) : 807 ~ 815
4. [학술지(정기간행물)] - Tsung-Hsien Lin / 2001 / A 900-MHz 2.5-mA CMOS Frequency Synthesizer with an Automatic SC Tuning Loop / IEEE J. Solid-State Circuits 36 (3) : 424 ~ 431
5. [학술지(정기간행물)] - Wu-Hsin Chen / 2012 / A 0.5-V, 440-μ W Frequency Synthesizer for Implantable Medical Devices / IEEE J.Solid-State Circuits 47 (8) : 1896 ~ 1907
이 논문의 저자 정보
이 논문과 함께 이용한 논문
이중루프 위상ㆍ지연고정루프 설계
최영식
,
최혁환
한국정보통신학회논문지
2011
.07
PLL용 PFD / Charge-Pump / Loop Filter 설계
안영규
,
이지호
,
채규성
외 2명
대한전자공학회 학술대회
2008
.11
PLL 적용을 위한 900㎒급 저전압 고속 차지펌프 설계
서해준
,
한세환
,
조태원
한국정보기술학회논문지
2010
.02
고속 저전압 위상 동기 루프(PLL) 설계
황인호
,
조상복
대한전기학회 학술대회 논문집
2007
.04
저전력 디지털 PLL의 설계에 대한 연구
이제현
,
안태원
전자공학회논문지-IE
2010
.06
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-550-002756874